AD转换时的busy信号电平

登录 · 发表于 2012-9-13 19:30

本帖最后由笑溜溜+ 于 2012-9-14 15:05 编辑

最近在做AD控制实验，我的AD芯片是TI的ADS8401，我在做AD转换时我用示波器观察的转换是AD芯片输出的busy信号，如下图。我不太清楚，怎么busy信号在中间时有个下降的时刻边缘，请各位路过的大虾解释解释？

发表于 2012-9-13 20:27

建议楼主再看看该芯片的PDF文档！没有接触过！帮顶一下。求高手~~~~~~~~~~

发表于 2012-9-14 15:05

帖子千万别沉

发表于 2012-9-14 19:35

The BUSY output is brought high after CONVST goes low. BUSY stays high throughout the conversion process and returns low when the conversion has ended.

从这句话看, AD 的转换过程中应该不会出现低脉冲.

发表于 2012-9-15 07:57

1.请检查下示波器接线是否正确.2,请检查下busy信号的接收端,也就是MCU这边引脚配置是否正确.3,请检查是否有强烈的干扰信号,Busy线是否还和其它的信号线连在一起.

发表于 2012-9-15 08:06

好像是有什么信号干扰，不懂，同求

发表于 2012-9-15 10:20

同步这么好, 可能不是干扰的因素, 怀疑接收端有问题.

发表于 2012-9-15 10:35

7# acgean
"同步这么好"，这句话什么意思，不太懂，大侠给解释解释

发表于 2012-9-15 17:02

就是说: 那个下降沿和 BUSY 信号周期和时间差是那么的稳定.

[技术求助] AD转换时的busy信号电平

本帖子中包含更多资源

相关帖子

浏览过的版块

常驻人口

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

缘定三生

技术奇才奖章

涓涓之细流

希望之星奖章

社区建设奖章

欢快之小溪

技术导师奖章