21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Verilog(FPGACPLD)设计小技巧
返回列表 发新帖我要提问

Verilog(FPGACPLD)设计小技巧

[复制链接]
1968|4
 楼主| qwempty 发表于 2012-9-17 10:10 | 显示全部楼层 |阅读模式
FPGACPLD, verilog
Verilog(FPGACPLD)设计小技巧

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
wuhaidianzi 发表于 2012-9-17 10:43 | 显示全部楼层
多谢分享~
回复

收藏 举报

ywert000 发表于 2012-9-17 11:07 | 显示全部楼层
为什么我下载不下来呢。:(
回复

收藏 举报

jahnson066 发表于 2012-9-17 14:53 | 显示全部楼层
学习一下，谢谢楼主分享
回复

收藏 举报

51xlf 发表于 2012-9-17 18:35 | 显示全部楼层
难道设计还有技巧？学习一下，3Q
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

qwempty

10

主题

148

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部