发新帖我要提问
返回列表
打印

对于PKTEND pin脚的一个疑问

[复制链接]
2062|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Jet_Zou|  楼主 | 2012-9-18 11:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
pi, TE, FPGA, PGA, cypress
cypress 的PKTEND信号是一个强制打包信号，但是在上位机捕获数据的时候，捕获的数据却会因为这个强制打包，导致获取数据截止，现在有一个FPGA采集的数据通过cypress的usb芯片上传至PC中，有一个问题是因为某些原因，FPGA那边在传输一帧数据的时候并不是单单在帧尾处操作PKTEND，而是在一帧当中频繁使用的PKTEND，并且位置是不可预知的，这给上层捕获数据的CYAPI造成的困扰，请教一下，有什么可以克服这个问题的么？还是必须修改FPGA工程呢

使用特权

评论回复 赏
沙发
Go_PSoC| | 2012-9-18 17:57 | 只看该作者
楼主可以到cypress网站上建一个case

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Jet_Zou

1

主题

22

帖子

1

粉丝