21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › verilog出错了，求指导
返回列表 发新帖我要提问

verilog出错了，求指导

[复制链接]
1674|1
 楼主| dousfoulexd 发表于 2012-9-19 13:22 | 显示全部楼层 |阅读模式
verilog, TI, ni, 数码管, 数码
做了一个计数器结果数码管显示的实验，结果数码管全部显示一样的数字。
  仿真结果也不对，有1000个warning，都是Warning: Found clock high time violation at 2.8 ns on register "|dynamic_sweep_top|bcd_4bit:u1|cnt10:u1|dout[1]"，查了半天也没查出来哪儿有问题。
  我会陆续把程序发上来的
回复

收藏 举报

相关帖子
dzyc 发表于 2012-9-19 14:40 | 显示全部楼层
应该是位选是不对的，把位选控制对了就行了！
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

dousfoulexd

10

主题

153

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部