发新帖我要提问
返回列表
打印

fpga ddr设计

[复制链接]
1426|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
baobaodreamer|  楼主 | 2012-9-20 18:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, FPGA, Chip, ip, ps
程序在virtex2板子上调试通过了，没有问题 ，修改DCM和ucf文件后，用chipscope抓取读写数据，写数据和地址对应着 是对的 ，如果迸发长度为2的话，写进去数据是0x0000,0x0001,0x0002,0x0003对应的列地址是0x0000,0x0002,0x0004,0x0006,读数据的时候对应地址输出的数据却是
0x0003，0x0000,0x0001,0x0002。请指教

使用特权

评论回复 赏

相关下载

相关帖子
沙发
jlass| | 2012-9-21 09:00 | 只看该作者
地址与数据错位了，慢了一拍
你先降速试试

使用特权

评论回复 赏
板凳
baobaodreamer|  楼主 | 2012-9-21 11:02 | 只看该作者
用的是hynix的DDR，166MHZ的 请问最低能降到多少呢

使用特权

评论回复 赏
地板
fanfanjwj| | 2013-4-3 11:53 | 只看该作者
哥们，能把程序贴出来看看吗~~~~~~~~~~~~~~

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

baobaodreamer

0

主题

9

帖子

0

粉丝