fpga ddr设计

[复制链接]
1991|3
 楼主| baobaodreamer 发表于 2012-9-20 18:03 | 显示全部楼层 |阅读模式
程序在virtex2板子上调试通过了,没有问题 ,修改DCM和ucf文件后,用chipscope抓取读写数据,写数据和地址对应着 是对的 ,如果迸发长度为2的话,写进去数据是0x0000,0x0001,0x0002,0x0003对应的列地址是0x0000,0x0002,0x0004,0x0006,读数据的时候对应地址输出的数据却是
0x0003,0x0000,0x0001,0x0002。请指教
jlass 发表于 2012-9-21 09:00 | 显示全部楼层
地址与数据错位了,慢了一拍
你先降速试试
 楼主| baobaodreamer 发表于 2012-9-21 11:02 | 显示全部楼层
用的是hynix的DDR,166MHZ的 请问最低能降到多少呢
fanfanjwj 发表于 2013-4-3 11:53 | 显示全部楼层
哥们,能把程序贴出来看看吗~~~~~~~~~~~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

9

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部