关于DSP+FPGA系统时钟问题

只看该作者 · 2012-9-21 00:16

我做的一个基于DSP的系统中，DSP做主处理器，控制着整个系统，包括信号处理，整体调度等；选择了一块Xilinx的FPGA做FIFO UART和系统的逻辑控制和译码。DSP的时钟输入为15MHz,经过内部的PLL倍频为较高频率，FPGA需要25M或一下的时钟输入。

我的问题是DSP和FPGA的时钟信号如何产生？

1.是不是可以用同一块有源晶振？如果可以是否影响时钟信号的质量？

2.如果分别用一块晶振的话，对真个系统的时序控制是否会有影响？

只看该作者 · 2012-9-21 00:22

两种方案都可以，关键是时钟同步问题。试试用一个晶振吧！

只看该作者 · 2012-9-21 00:49

不用缓冲时不行的，回带来很多意想不到的后果，建议加个时钟芯片

只看该作者 · 2012-9-21 09:04

3L说的比较合理，加个时钟芯片吧

只看该作者 · 2012-9-21 20:37

1,系统中要求多个不同频率的时钟信号时,首选可编程时钟芯片;
2,单一时钟信号时,选择晶体时钟电路;
3,多个同频时钟信号时,选择晶振;
4,尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性;
5,C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路;
6,VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V,建议采用晶体时钟电路

关于DSP+FPGA系统 时钟问题

相关下载

相关帖子

突出贡献奖章

沉静之湖泊

技术奇才奖章

缘定三生

关于DSP+FPGA系统时钟问题