fpga ddr设计

[复制链接]
1951|4
 楼主| baobaodreamer 发表于 2012-9-21 11:11 | 显示全部楼层 |阅读模式
程序在virtex2板子上调试通过了,没有问题 ,修改DCM和ucf文件后,用chipscope抓取读写数据,写数据和地址对应着 是对的 ,如果迸发长度为2的话,写进去数据是0x0000,0x0001,0x0002,0x0003对应的列地址是0x0000,0x0002,0x0004,0x0006,读数据的时候对应地址0x0000,0x0002,0x0004,0x0006输出的数据却是
0x0003,0x0000,0x0001,0x0002。请指教
yghanwuji 发表于 2013-5-4 17:02 | 显示全部楼层
我也碰到过,因为突发长度为2,所以local_col_addr要4个4个的加。
GoldSunMonkey 发表于 2013-5-4 23:30 | 显示全部楼层
yghanwuji 发表于 2013-5-4 17:02
我也碰到过,因为突发长度为2,所以local_col_addr要4个4个的加。

感谢分享啊
yghanwuji 发表于 2013-5-6 17:46 | 显示全部楼层
GoldSunMonkey 发表于 2013-5-4 23:30
感谢分享啊

相互交流交流,哈哈
GoldSunMonkey 发表于 2013-5-6 21:16 | 显示全部楼层
yghanwuji 发表于 2013-5-6 17:46
相互交流交流,哈哈

嗯嗯
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

9

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部