各种 IP Core和参考设计

登录 · 发表于 2012-9-25 15:58

大部分设计是针对某个特定的器件而设计，在特定的软件平台上开发的，在移植到其他软件平台或器件时，都需要要做一些改动。在使用这些代码的时候务必仔细阅读相关资料，在读懂源代码的基础上再使用，或针对自己的设计加以修改或重新设计，在不理解源代码的情况下移植到其他平台，会出现诸多错误。

参考附件

UART 1	UART参考设计，带16byte缓冲，Xilinx提供	使用手册	VHDL代码
UART 2	UART参考设计，功能兼容NS16450, Lattice提供	使用手册	VHDL代码
UART 4	UART参考设计，Xilinx提供	使用手册	VHDL代码 Verilog代码
6850	a6850 异步通讯接口，功能兼容MC6850 altera提供	使用手册	VHDL代码
16450	16450异步通讯接口，ALDEC提供	使用手册	VHDL代码 Verilog代码
16450	16450异步通讯接口，ALDEC提供，修正版（由网友zhy修改，修正一些错误，详情参阅文件注释）		Verilog代码

发表于 2012-10-8 10:41

RGB转yuv的代码在哪？

发表于 2012-10-8 21:34

快给提供啊。

发表于 2012-10-8 21:34

RGB转yuv的代码在哪？
whz7783478 发表于 2012-10-8 10:41

XILINX不是有IP么？

发表于 2012-10-11 09:40

谢谢了，一定要顶。

发表于 2012-10-11 22:39

谢谢了，一定要顶。
goldsunking 发表于 2012-10-11 09:40

必须顶啊。

发表于 2012-11-2 09:05

谢谢了，一定要顶。