发新帖我要提问
返回列表
打印
[CPLD]

关于XILINX FPGA调试SDRAM时时钟相移的问题

[复制链接]
1549|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
goodthing|  楼主 | 2012-9-26 09:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, FPGA, SDRAM, XILINX, 调试
问下大家哦，就是用FPGA外挂SDR SDRAM时，内部逻辑的时钟和SDRAM的时钟会有一个相移，这样才会稳定，但是这个相移是怎么算出来的呢？
最近在调试SDRAM，都是把这个相移试出来的，ALTERA的话好像网上资料挺多的，有说怎么算，用XILINX的话要怎么算呢，谢谢大家哦！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
51xlf| | 2012-9-26 20:08 | 只看该作者
这个东西没有做过，支持帮顶一下！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

goodthing

0

主题

11

帖子

1

粉丝