发新帖我要提问
返回列表
打印

最近在编写一个verilog hdl代码，遇到一个问题求助

[复制链接]
1488|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
DMCY99|  楼主 | 2012-9-28 13:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 编写, HDL代码, EPM570
用的是EPM570T100   之前资源占用40%资源，后来添加了一个功能，资源就被搞爆了，资源不够用了，我把其中一句屏蔽后，资源又占用很少了，怎么回事呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
forrest11| | 2012-9-28 16:19 | 只看该作者
编写代码时，要做到手下敲码，心中有门，他们是一一对应的，这和写程序是不一样的。只要能做到这一点，就没有问题。
你现在的问题是：多写的这行，导致了组成的电路有大的变化。

使用特权

评论回复 赏
板凳
Wayner| | 2012-9-29 21:19 | 只看该作者
你把这一句写给大家看，我们怎么知道？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

DMCY99

14

主题

41

帖子

0

粉丝