最近在编写一个verilog hdl代码，遇到一个问题求助

发表于 2012-9-28 13:45

用的是EPM570T100 之前资源占用40%资源，后来添加了一个功能，资源就被搞爆了，资源不够用了，我把其中一句屏蔽后，资源又占用很少了，怎么回事呢？

发表于 2012-9-28 16:19

编写代码时，要做到手下敲码，心中有门，他们是一一对应的，这和写程序是不一样的。只要能做到这一点，就没有问题。
你现在的问题是：多写的这行，导致了组成的电路有大的变化。

发表于 2012-9-29 21:19

你把这一句写给大家看，我们怎么知道？