打印

helpppppppppppppppppp

[复制链接]
914|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
y495340039|  楼主 | 2012-9-29 22:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
always @(state,clk2hz)  
begin
case(state)
  state0:blink[2:0]<='b111;
  state1:blink[2]<=clk2hz;
  state2:blink[1]<=clk2hz;
  state3:blink[0]<=clk2hz;
  default:blink[2:0]<='bx;
endcase
end
/*Warning (10240): Verilog HDL Always Construct warning at clock.v(166):
inferring latch(es) for variable "blink", which holds its previous value in one
  or more paths through the always construct*/
这个warning怎么解决啊!
哪位大侠帮看下啊
谢啦

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

2

帖子

0

粉丝