PCI Express® 规范要求端口在供电稳定至少100毫秒后作好链路协商（link training）准备。由于各种新一代的FPGA——例如Xilinx Virtex®-6 系列——的配置内存不断增大， 要达到这一要求变得十分困难。有一种创新方法可应对这一挑战，那就是充分利用FPGA局部重配置领域所取得的最新进展，把一个大型FPGA中基于PCIe®规范系统的总体配置分为两个步骤：PCIe系统初始链路配置和后续的用户应用程序重配置。
正如Simon Tam和Martin Kellermann在本应用指南中所阐释的那样，在基础复位解除前的100ms时间窗中的第一阶段，仅对FPGA PCIe系统的程序区块和相关逻辑进行配置是可行的。利用Virtex-6 FPGA的局部重配置能力，主机便能够重新配置FPGA，从而通过已激活的PCIe系统链路执行应用程序。
这种方式不仅为更快速的PCIe系统配置提供了解决方案，而且提升了用户应用程序的安全性，因为比特流（bitstream）仅可由主机读取并能被更好地加密。通过减少外部配置组件的成本和电路板空间，这种方式有助于降低系统成本。
本应用指南描述了利用这种两步配置法建立一个高速PCIe配置（FPC）模块的方法。我们提供的参考设计可以帮助设计师快速启动一个PlanAhead™软件局部重配置项目。参考设计利用了8路PCIe技术第一代链路，并以Virtex-6 FPGA ML605评估板作为设计目标。 |
楼主
标题置顶
标题高亮
