发新帖我要提问
返回列表
打印

CY68013 slavefifo

[复制链接]
1878|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wuwenjing91|  楼主 | 2012-10-6 17:06 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
slave, FIFO, 时钟, 异步, PGA
在学习用68013的slavefifo模式实现FPGA与PC的USB口通信，想问一下想尽量靠近480M的速率的话，用异步模式可以达到吗？IFCLK的时钟与FPGA上的VerilogHDL程序的时钟是什么关系？IFCLK的最高时钟好像是48M，FPGA的控制程序时钟可以高过48吗？另外异步改同步的话，固件程序除了将IFCONFIG配成异步模式之外还需要改吗？
刚刚开始学习，很弱，希望大家教教我哈，谢谢了！

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wuwenjing91

1

主题

7

帖子

0

粉丝