在学习用68013的slavefifo模式实现FPGA与PC的USB口通信，用的红色飓风的板子，现在利用板子自带光盘上的程序来修改学习，固件和驱动什么的都是直接用，现在就处在改FPGA控制程序的状态机的起步阶段。
想问一下想尽量靠近480M的速率的话，用异步模式可以达到吗？IFCLK的时钟与FPGA上的VerilogHDL程序的时钟是什么关系？IFCLK的最高时钟好像是48M，FPGA的控制程序时钟可以高过48吗？另外异步改同步的话，固件程序除了将IFCONFIG配成异步模式之外还需要改吗？
刚刚开始学习，很弱，希望大家教教我哈，谢谢了！ |
|
楼主
