发新帖我要提问
返回列表
打印

确保Virtex-5 DDR2 存储器接口的信号完整性

[复制链接]
1041|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
星星之火红|  楼主 | 2012-10-7 19:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, Virtex-5, 存储器接口, 信号完整性, 终端
本文向初次尝试设计 Xilinx® Virtex™-5 DDR2 存储器接口的工程师介绍了一些窍门，包括关于首选电路拓扑的快速指南，以及采用数控阻抗 (DCI) 片上终端元件来替代外部终端电阻器的利弊概述。此外，本文还介绍了笔者从以往的设计中积累的实用设计指南和 IBIS 仿真结果 519-649-xcell24ab08ddr2.pdf (297.67 KB)

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

星星之火红

101

主题

1782

帖子

22

粉丝