FPGA设计中的设计输入、综合及实现

只看该作者 · 2012-10-8 22:04

设计综合，综合是针对给定的电路实现功能和实现电路的约束条件，如速度、功耗、成本以及电路的类型等，通过计算机进行优化处理，获得一个能满足上述要求或者相近的最优电路设计方案。

综合包括分析、综合和优化三个步骤。以HDL描述为例，分析是采用标准的HDL语法规则对HDL源文件进行分析并纠正语法错误；综合是以选定的FPGA结构和器件为目标，对HDL和FPGA网表文件进行逻辑综合；优化则是根据用户的设计约束对速度和面积进行逻辑优化，产生一个优化的FPGA网表文件，以供ＦＰＧＡ布局和布线工具使用。
综合和优化可以分两步独立进行，在两步之间尽心约束指定，如时钟的确定、通路与端口的延时、模块的算子共享、寄存器的扇出等。如果设计的模块较大，可以采用层次化的设计方式进行综合，先综合下级模块，后综合上级模块。在进行上级模块采用层次化的方式进行综合，先综合下级模块，后综合上级模块。在进行上级模块综合时设置下级模块为Don't touch,使设计与综合合理化。综合后形成的网表可导入ＦＰＧＡ设计厂商提供的第三方设计输入的专用软件中，就可进行后续的FPGA芯片的实现。综合完成后可以输出报告文件，列出综合状态与综合结果，如资源使用情况、综合后的层次信息等。

只看该作者 · 2012-10-8 22:04

仿真验证，从广义上讲，设计验证包括功能和时序验证和电路仿真。仿真是指使用设计软件包对已实现的设计进行完整测试，模拟实际物理环境下的工作情况。前仿真是指仅对逻辑功能进行测试模拟，以了解其实现的功能是否满座原设计的要求，仿真过程没有加入时序信息，不涉及具体器件的硬件特性，如延时特性；而在布局布线后，提取相关器件的延迟、连线延时等时序参数，并在此基础上进行的时序仿真成为后仿真，它是接近真实器件运行的仿真。
设计实现是利用FPGA厂商的实现工具把综合后的逻辑映射到目标器件结构的资源中，决定逻辑的最佳布局，选择逻辑与输入输出功能连接的布线通道进行连线，并产生相应的文件（如配置文件和相关报告）。通常可以为如下五个步骤。
1.转换：将多个设计文件进行转换并合并到一个设计库文件中。
2.映射：将网表中的逻辑门映射成物理元素，即把逻辑设计分割到构成可编程逻辑阵列内的额可配置逻辑块与输入输出块及其他资源中的过程。
3.布局布线：布局是指从映射取出定义的逻辑和输入输出块，并把它们分配FPGA内部的物理位置，通常基于某种先进的算法来完成；布线是指利用自动布线软件使用布线资源选择路径试着完成所有的逻辑连接。可以使用约束条件操作布线软件，完成设计规定的性能要求。在布局布线过程中，可同时提取时序信息形成报告。
4.时序提取：产生一反标文件，供给后续的时序仿真使用。
5.配置：产生FPGA配置时需要的位流文件

FPGA设计中的设计输入、综合及实现

相关下载

相关帖子