FPGA一些笔试题

只看该作者 · 2012-10-8 22:06

汉王笔试
下面是一些基本的数字电路知识问题，请简要回答之。
a) 什么是Setup 和Holdup时间？
b) 什么是竞争与冒险现象？怎样判断？如何消除？
c) 请画出用D触发器实现2倍分频的逻辑电路？
d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
e) 什么是同步逻辑和异步逻辑？
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口
、所存器/缓冲器）。
g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
2、可编程逻辑器件在现代电子设计中越来越重要，请问：
a) 你所知道的可编程逻辑器件有哪些？
b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
3、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包

括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？

只看该作者 · 2012-10-8 22:07

飞利浦－大唐笔试归来
1，用逻辑们和cmos电路实现ab+cd
2. 用一个二选一mux和一个inv实现异或
3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。
4. 如何解决亚稳态
5. 用verilog/vhdl写一个fifo控制器
6. 用verilog/vddl检测stream中的特定字符串

只看该作者 · 2012-10-8 22:07

信威dsp软件面试题～
)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉
的一种DSP结构图
2)说说定点DSP和浮点DSP的定义（或者说出他们的区别）
3）说说你对循环寻址和位反序寻址的理解
4）请写出【－8，7】的二进制补码，和二进制偏置码。
用Q15表示出0.5和－0.5

只看该作者 · 2012-10-8 22:07

扬智电子笔试
第一题：用mos管搭出一个二输入与非门。
第二题：集成电路前段设计流程，写出相关的工具。
第三题：名词IRQ,BIOS,USB,VHDL,SDR
第四题：unix 命令cp -r, rm,uname
第五题：用波形表示D触发器的功能
第六题：写异步D触发器的verilog module
第七题：What is PC Chipset?
第八题：用传输门和倒向器搭一个边沿触发器
第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。

只看该作者 · 2012-10-8 22:08

1.什么是Setup 和Holdup时间？
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号
需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。见图
1。
如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastabi
lity的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被
称为建立时间裕量和保持时间裕量。

图1 建立时间和保持时间示意图

2什么是竞争与冒险现象？怎样判断？如何消除？
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致
叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
3  用D触发器实现2倍分频的逻辑电路？
Verilog描述：
module divide2( clk , clk_o, reset);
input    clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
   if ( reset)
   out <= 0;
      else
         out <= in;
   assign in = ~out;
   assign clk_o = out;
   endmodule

图形描述：

只看该作者 · 2012-10-8 22:08

4  什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
  线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不
用oc门可能使灌电流过大，而烧坏逻辑门。
  同时在输出端口应加一个上拉电阻。
5  什么是同步逻辑和异步逻辑？
  同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
6  请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口
、所存器/缓冲器）。
7  你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
  12，5，3.3
TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。
CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者
12V。
8 可编程逻辑器件在现代电子设计中越来越重要，请问：你所知道的可编程逻辑器件有哪
些？
PAL，PLD，CPLD，FPGA。
9  试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
module dff8(clk , reset, d, q);
input       clk;
input       reset;
input  [7:0] d;
output [7:0] q;
reg [7:0] q;
always @ (posedge clk or posedge reset)
if(reset)
   q <= 0;
else
   q <= d;
endmodule
10  设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包

括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？
  电源的稳定上，电容的选取上，以及布局的大小。
11 用逻辑门和cmos电路实现ab+cd

12 用一个二选一mux和一个inv实现异或
13 给了reg的setup,hold时间，求中间组合逻辑的delay范围。
Delay < period - setup - hold
14 如何解决亚稳态
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚
稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平
上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无
用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

只看该作者 · 2012-10-8 22:08

15 用verilog/vhdl写一个fifo控制器
包括空，满，半满信号。
16 用verilog/vddl检测stream中的特定字符串
分状态用状态机写。
17 用mos管搭出一个二输入与非门。
18 集成电路前段设计流程，写出相关的工具。
19 名词IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS:  Basic Input Output System
USB:  Universal Serial Bus
VHDL: VHIC Hardware Description Language
SDR:  Single Data Rate
20  unix 命令cp -r, rm,uname
21 用波形表示D触发器的功能
22 写异步D触发器的verilog module
module dff8(clk , reset, d, q);
input       clk;
input       reset;
input d;
output  q;
reg q;
always @ (posedge clk or posedge reset)
if(reset)
   q <= 0;
else
   q <= d;
endmodule

只看该作者 · 2012-10-8 22:08

23  What is PC Chipset?
芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北
桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI
/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC（键盘控制器）、RTC（实时时钟控制器
）、USB（通用串行总线）、Ultra DMA/33(66)EIDE数据传输方式和ACPI（高级能源管理）
等的支持。其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge）。
  除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8
xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接
接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。
24 用传输门和反向器搭一个边沿触发器
25 画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱

1. setup time 和 hold time 不满足情况下应该如何解决？
2. 什么叫做亚稳态，如何解决？
3. Verilog中 => 和 = 有什么区别？
4. 画一个D触发器的原理图（门级），并且用verilog gate level表示出来；
5. 用最少的Mos管画出一个与非门；
6. 写一段finite state machine（主要考察coding style）；

答：如果触发器的setup time/hold time不满足,这个数据就不能被这一时钟打入触发器，
只有在下一个时钟上升沿到来时，数据才能被打入触发器。
在同步系统中，如果触发器的setup time/hold time不满足，就可能产生亚稳态（Metast
ability），导致采样错误。此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于
不确定的状态，在这段时间里Q端毛刺、振荡、固定的某一电压值，而不是等于数据输入端
D的值。这段之间成为决断时间（resolution time）。经过resolution time之后Q端将稳
定到0或1上，但是究竟是0还是1，这是随机的，与输入没有必然的关系。    只要系统中
有异步元件，亚稳态就是无法避免的，因此设计的电路首先要减少亚稳态导致错误的发生
，其次要使系统对产生的错误不敏感。前者需要同步来实现，而后者根据不同的设计应用
有不同的处理办法。    在IC设计中，如果setup time没有满足，只有重新综合，重新约
束计，如果hold time不满足，那么可以在post layout时候fix，也可以在综合时候使用s
et_fix-_hold命令来修正建立时间和保持时间要看在什么阶段出现问题了，如果在仿真阶
段则必须重新改写代码，在综合阶段则需要通过标准单元的选择调整，如果综合中没有负
的时隙，而在后端设计中出现问题，也可以通过调整布局与布线达到优化设计，并非象楼
上说得，一定要从头综合

只看该作者 · 2012-10-8 22:08

士兰微电子网上笔试试题
说明：
1、笔试共分两部分：第一部分为基础篇（必答题）；第二部分为专业
篇（选答题）。
2、应聘芯片设计岗位的同学请以书面形式回答问题并附简历参加应聘面试。
3、如不能参加现场招聘的同学，请将简历和答卷邮寄或发e-mail的形式
（请注明应聘标题）给我们，以便我们对您作出客观、全面的评价。
第一部分:基础篇
（该部分共有试题8题,为必答题，每位应聘者按自己对问题的理解去回答，
尽可能多回答你所知道的内容。若不清楚就写不清楚）。
1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一
些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、
RISC、CISC、DSP、ASIC、FPGA等的概念）。
2、你认为你从事研发工作有哪些特点？
3、基尔霍夫定理的内容是什么？
4、描述你对集成电路设计流程的认识。
5、描述你对集成电路工艺的认识。
6、你知道的集成电路设计的表达方式有哪几种？
7、描述一个交通信号灯的设计。
8、我们将研发人员分为若干研究方向，对协议和算法理解（主要应用在
网络通信、图象语音压缩方面）、电子系统方案的研究、用MCU、DSP编程
实现电路功能、用ASIC设计技术设计电路（包括MCU、DSP本身）、电路功能
模块设计（包括模拟电路和数字电路）、集成电路后端设计（主要是指综
合及自动布局布线技术）、集成电路设计与工艺接口的研究。你希望从事
哪方面的研究？（可以选择多个方向。另外，已经从事过相关研发的人员
可以详细描述你的研发经历）。
第二部分：专业篇
（根据你选择的方向回答以下你认为相关的专业篇的问题。一般情况下你
只需要回答五道题以上，但请尽可能多回答你所知道的，以便我们了解你
的知识结构及技术特点。）
1、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备
哪些方面的知识？
2、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：
y=lnx
其中，x为4位二进制整数输入信号。
y为二进制小数输出，要求保留两位小数。
电源电压为3~5v
假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的
设计全程。
3、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流
流向和控制流流向。简述单片机应用系统的设计原则。
4、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；
如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及
用途。
5、画出8031与2716（2K*8ROM）的连线图，要求采用三-八译码器，8031
的P2.5,P2.4和P2.3参加译码，基本地址范围为3000H-3FFFH。该2716有
没有重叠地址？根据是什么？若有，则写出每片2716的重叠地址范围。
6、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图。
7、PCI总线的含义是什么？PCI总线的主要特点是什么？
8、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。
9、说出OSI七层网络协议中的四层（任意四层）。
10、中断的概念？简述中断的过程。
11、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险
怎样消除。
12、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由8051完
成。简单原理如下：由P3.4输出脉冲的占空比来控制转速，占空比越大，
转速越快；而占空比由K7-K0八个开关来设置，直接与P1口相连（开关拨
到下方时为"0"，拨到上方时为"1"，组成一个八位二进制数N），要求占
空比为N/256。

只看该作者 · 2012-10-8 22:09

下面程序用计数法来实现这一功能，请将空余部分添完整。
                              MOV P1，FFH
                     LOOP1 ：MOV R4，FFH
                              --------
                              MOV R3，H
                     LOOP2 ：MOV A，P1
                              --------
                              SUBB A，R3
                              JNZ  SKP1
                              --------
                        SKP1：MOV C，70H
                              MOV P3.4，C
                              ACALL DELAY    ：此延时子
程序略
                              --------
                              --------
                              AJMP LOOP1
13、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进
制的呢？
14、请用HDL描述四位的全加法器、5分频电路。
15、简述FPGA等可编程逻辑器件设计流程。
16、同步电路和异步电路的区别是什么？
17、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路
结构，简单描述其优缺点。
18、描述反馈电路的概念，列举他们的应用。
19、放大电路的频率补偿的目的是什么，有哪些方法？
20、画出CMOS电路的晶体管级电路图，实现Y=A.B+C(D+E)
21、请分析如下电路所实现的功能。

22、
  A）
＃i nclude <stdio.h>
void testf(int*p)
{
*p+=1;
}
main()
{
int *n,m[2];
n=m;
m[0]=1;
m[1]=8;
testf(n);
printf("Data value is %d ",*n);
}
------------------------------
B)
＃i nclude <stdio.h>
void testf(int**p)
{
*p+=1;
}
main()
{int *n,m[2];
n=m;
m[0]=1;
m[1]=8;
testf(&n);
printf(Data value is %d",*n);
}
下面的结果是程序A还是程序B的？
Data value is 8
那么另一段程序的结果是什么？
23、用简单电路实现，当A为输入时，输出B波形为：
A:
B:
24、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。
25、锁相环有哪几部分组成？
26、人的话音频率一般为300~3400HZ，若对其采样且使信号不失真，其最
小的采样频率应为多大？若采用8KHZ的采样频率，并采用8bit的PCM编码，
则存储一秒钟的信号数据量有多大？
27、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个
单管你会用P管还是N管，为什么？
28、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出
一个晶体管级的运放电路。
29、数字滤波器的分类和结构特点。
30、DAC和ADC的实现各有哪些方法？
31、描述CMOS电路中闩锁效应产生的过程及最后的结果？
32、什么叫做OTP片、掩膜片，两者的区别何在？
33、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？
34、请描述一下国内的工艺现状。
35、请简述一下设计后端的整个流程？
36、有否接触过自动布局布线？请说出一两种工具软件。自动布局布线需
要哪些基本元素？
37、半导体工艺中，掺杂有哪几种方式？
38、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、
NPN？他们有什么差别？
39、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？
40、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什
么要求？

威盛笔试题circuit design-beijing-03.11.09    -|sam 发表于 2005-7-15 13:10:00

1.please draw the transistor level schematic of a cmos 2 input AND
gate and explain which input has faster response for output rising edge.(less

delay time)
2.please show the CMOS inverter schmatic,layout and its cross section
with P-well process.Plot its transfer curve(Vout-Vin) And also explain
the operation region of PMOS and NMOS for each segment of the transfer
curve?
3.To design a CMOS invertor with balance rise and fall time,please define the

ration of channel width of PMOS and NMOS and explain?
4.Please draw schematic of a common SRAM cell with 6 transistors,
point out which nodes can store data and which node is word line
control?
5.Please explain how we describe the resistance in semiconductor
Compare the resistance of a metal,poly and diffusion in tranditional
CMOS process.

电子工程(EE)电路方面（偏底层电路级别）
1.模拟电路设计
基础知识(笔试时候容易遇到的题目)
1.最基本的如三极管曲线特性(太低极了点)
2.基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因
3.反馈之类，如：负反馈的优点（带宽变大）
4.频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法
5.锁相环电路组成，振荡器（比如用D触发器如何搭）
6.A/D电路组成,工作原理
如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举
太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公
式推导太罗索，除非面试出题的是个老学究

ic设计的话需要熟悉的软件: Cadence, Synopsys, Advant，UNIX当然也要大概会操
作

实际工作所需要的一些技术知识(面试容易问到)
如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针
对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的

词也别用太多了），这个东西各个人就不一样了，不好说什么了

汉王笔试
下面是一些基本的数字电路知识问题，请简要回答之。
a) 什么是Setup 和Holdup时间？
b) 什么是竞争与冒险现象？怎样判断？如何消除？
c) 请画出用D触发器实现2倍分频的逻辑电路？
d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
e) 什么是同步逻辑和异步逻辑？
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口
、所存器/缓冲器）。
g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
2、可编程逻辑器件在现代电子设计中越来越重要，请问：
a) 你所知道的可编程逻辑器件有哪些？
b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
3、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包

括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？

只看该作者 · 2012-10-8 22:09

飞利浦－大唐笔试归来

1，用逻辑们和cmos电路实现ab+cd
2. 用一个二选一mux和一个inv实现异或
3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发
器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上
升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数
据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保
持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时hold time不够，
数据同样不能被打入触发器。

4. 如何解决亚稳态
5. 用verilog/vhdl写一个fifo控制器
6. 用verilog/vddl检测stream中的特定字符串

信威dsp软件面试题～

)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉
的一种DSP结构图

2)说说定点DSP和浮点DSP的定义（或者说出他们的区别）

3）说说你对循环寻址和位反序寻址的理解

4）请写出【－8，7】的二进制补码，和二进制偏置码。
用Q15表示出0.5和－0.5

扬智电子笔试

第一题：用mos管搭出一个二输入与非门。
第二题：集成电路前段设计流程，写出相关的工具。
第三题：名词IRQ,BIOS,USB,VHDL,SDR
第四题：unix 命令cp -r, rm,uname
第五题：用波形表示D触发器的功能
第六题：写异步D触发器的verilog module
第七题：What is PC Chipset?
第八题：用传输门和倒向器搭一个边沿触发器
第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。

华为面题
(硬件)
全都是几本模电数电信号单片机题目
1.用与非门等设计全加法器
2.给出两个门电路让你分析异同
3.名词:sram,ssram,sdram
4.信号与系统:在时域与频域关系
5.信号与系统:和4题差不多
6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期..
..)
7.串行通信与同步通信异同,特点,比较
8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?)
9.延时问题,判错
10.史密斯特电路,求回差电压
11.VCO是什么,什么参数(压控振荡器?)
12. 用D触发器做个二分颦的电路.又问什么是状态图
13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号
14. 用D触发器做个4进制的计数
15.那种排序方法最快?
一、研发（软件）
用C语言写一个递归算法求N！；
给一个C的函数，关于字符串和数组，找出错误；
防火墙是怎么实现的？
你对哪方面编程熟悉？

新太硬件面题
接着就是专业题目啦
（1）d触发器和d锁存器的区别
（2）有源滤波器和无源滤波器的原理及区别
（3）sram，falsh memory，及dram的区别？
（4）iir，fir滤波器的异同
（5）冒泡排序的原理
（6）操作系统的功能
（7）学过的计算机语言及开发的系统
（8）拉氏变换和傅立叶变换的表达式及联系

只看该作者 · 2012-10-8 22:09

1. describe x86 PC's architecture in a diagram
cpu，core chipset， Cache，DRAM， IO－subsystem, IO-Bus
2. SWI instruction is often called a "supervisor call",describe the actions
in detail
a. Save the address of the instruction after the SWI in rl4_svc.
b. Save the CPSR in SPSR_svc.
c. Enter supervisor mode and disable IRQs.
d. Set the PC to 08 and begin executing the instruction there.
3.a. What is PIO operation? advantage and disadvantage?
b. DMA operation? advantage and disadvantage?
c. Scatter/Gather DMA engine? how does it operate?
4. MP3 decoder related.(a flow chart of decoding is presented)
a. advantages of Huffman encoding?
b. why the aliasing reduction is necessary?
c. analytical expression in mathematics of the IMDCT?
5. Assembly codes -> C language (about 15 lines).
6. Graduation thesis description.

只看该作者 · 2012-10-8 22:09

verilog有两题，我不会
VHDL有一题，我以前会，ft，现在忘记了
问processor结构，让你组成一个processor，例如MU0
一个38译码器
设计一个FIFO，给出I/O信号，大小是4000Byte，数据8bit，难点在Read Enabel(Outpu
t)
问你在logic design领域遇到什么难题，如何解决？
问电子示波器的五个特性（feature），比如通常有两个输入，不超过4个输入
后面还有一些晶体管和mos的基本电路结构，有一些计算吧
模拟地没有仔细看，数字地大概写写。（题号不对）

1.一个verilog的描述，要求你使用管子实现，并计算时序
2.写一个memory的仿真模型
3.给一个类似y(n)=a*y(n-1)+b*x(n)等等好多项的一个表达式，系统函数，画结构图
4.一个卖报纸的fsm,关键之关键你要知道nickel和dime杀意思，载了
5.gray码计数器地门实现
6.画一个ff
7.给一个时序电路加约束，满足setup,hold等要求，注意是两个时钟
8.接上面，结果后方真约束不满足，如何改？
9.3-8译码器地门实现
10.一个计数器的verilog实现，有点小要求
11.请写出你logic design中遇到的问题
12.请写出logic analyzer的5个特点
13.写好像是示波器的5个特征，那个单词不太认识
14.一个mos电路的小信号模型
15.计算一些mos电路的等效输出电阻，3个
16.设计一个fifo
17.写一下处理器的主要构成，及其作用
补充：Q值转换是说有两个浮点数2.7xx,-15.xxx
转换成定点数16位,第一个转成q=8,第二个转成q=9
q代表定点数的小数位数
还有就是一个定点数q=11,另一个q=8,问乘积的q。
还给了一组关于x(n)输入，y(n)输出的方程,
求系统传递函数,应该是ARMA过程吧，
然后问是fir还是iir。

只看该作者 · 2012-10-8 22:10

考的都与CMOS有关，不少就是数电开头关于CMOS的一些电路。
1.画一个CMOS的二输入与非门
2.画CMOS的反相器，Vo-Vi图，指出其中NMOS和PMOS的工作区。
3.画.....没懂
4.画六个寄存器组成的RAM，说明哪些是存数据（？），哪些是time control line
5.描述阻抗的定义，比较在CMOS过程中，金属，xx，diffusion的阻抗
凭印象，各位大牛补充

1.please give a block diagram of Costas PLL loop and give your ideas on how
to
implement it purely in DSP software ,assuming that PLL's input is digitize

d
IF signal,which factors determine PLL order? And describe PLL features wit

h different loop orders
3.please explain how spread spectrum communication scheme can restrain narro

w-band and wide -band interfernce respectively.
4.On account a large frenquency offset between carrier and radio signal ,giv

e your ideas on how to acquire timing and carrier synchronization in sprea

d spectrum demodulation.
5.please write basic equations of adaptives LMS (least-mean-square)algorithe

.and describe how to estimate the gradient vector.
8.An analog IF signal center 4.309Mhz,after a bandpass filter ,it is sample
at 5.714Mhz then where can we find it in nomalized frequency band?(with fo

rmuls)

1。解释setup和hold time violation，画图说明，并说明解决办法。
2。说说静态、动态时序模拟的优缺点。
3。用一种编程语言写n!的算法。
4。画出CMOS的图，画出tow-to-one mux gate。
5。说出你的最大弱点及改进方法。
6。说出你的理想。说出你想达到的目标。