基于FPGA的等精度测频方法

只看该作者 · 2012-10-9 21:43

1、多周期等精度测频的时序

   预置闸门时间产生电路产生预置闸门时间TP，TP经同步电路产生与被测信号（fx）同步的实际闸门时间T。主门Ⅰ与主门Ⅱ在时间T内被同时打开，计数器Ⅰ和Ⅱ分别对
fx和
f0
进行计数。

2、实现1.
闸门信号与被测信号同步
2.
在闸门信号与被测信号的同步下降沿锁存计数值
3、Verilog硬件描述语言

/*
*  Copyright (C) 2009, Electric & Electronic Innovation Center of Sci. & Tech. HUST
*  All Rights Reserved.
*
*  File name:             mesureFreq.v
*  File description:    Measure the frequency
*
*  This version:          1.0
*  Author:                lwpo2008(lwpo2008@yahoo.com.cn)
*  Previous Author:       none
*  Complete date:       2009-08-20
*
*/
module mesureFreq (
  input    fx,
  input    fbase,
  input    fgate,
  output
reg[31:0]  fxCnt,
  output
reg[31:0]  fbaseCnt
  );

reg startCnt;
reg[31:0] fxCntTemp,fbaseCntTemp;

always @ (posedge fbase)  begin
  if(startCnt)
fbaseCntTemp <= fbaseCntTemp +
1;
  else
fbaseCntTemp <=
32'h00000000;
end

always @ (posedge fx) begin
  if(startCnt)
fxCntTemp <= fxCntTemp +
1;
  else
fxCntTemp <=
32'h00000000;
end

//synchronous fgate
always @ (posedge fx) begin
  if(fgate)
startCnt <=
1'b1;

else
startCnt <=
1'b0;
end

//output
always @ (negedge startCnt) begin
  fxCnt <= fxCntTemp;
  fbaseCnt <= fbaseCntTemp;
end

endmodule

1万 · 2012-10-9 21:44

还有代码，上次有个兄弟找这个**呢。

基于FPGA的等精度测频方法

相关下载

相关帖子

突出贡献奖章

沉静之湖泊

经常做客

技术新星奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章