[size=14.44444465637207px]前段时间做项目时写的一个SHA256的核，最近看了一些VHDL的写作规范，发现其中还有很多不足的地方，占用的资源较多，还有两处用到了for循环。所以这个版本先暂定为1.0版本吧。当有改进时，会继续更新后续的版本。
[size=14.44444465637207px]我使用的工具是Xilinx ISE 11.4， 目标芯片是Virtex4 xc4vlx25-10ff668
[size=14.44444465637207px]目前占用的Slices为：3613
[size=14.44444465637207px]在编译完成后会发现对引脚资源的使用大大超过了Virtex4 xc4vlx25芯片所提供的引脚，这是由于在项目中此核是通过挂载在总线上完成数据的传递工作。所以如果要单独使用这个核，需要将数据的输入方式改为串行输入即可。
[size=14.44444465637207px]如果大家在使用中发现任何问题，请随时与我联系：liuyle04@gmail.com |
楼主
标题置顶
标题高亮
