打印

请教

[复制链接]
1522|17
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jieyong789|  楼主 | 2012-10-11 22:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
jieyong789|  楼主 | 2012-10-11 22:02 | 只看该作者
为什么是带异步复位端的触发器,求解时

使用特权

评论回复
板凳
GoldSunMonkey| | 2012-10-11 22:41 | 只看该作者
什么玩意。一会A一会c的

使用特权

评论回复
地板
GoldSunMonkey| | 2012-10-11 22:42 | 只看该作者
首先程序不对,应该是C<=1`b0;
另外如果对,那你为什么说不是异步的呢?

使用特权

评论回复
5
seaboy6| | 2012-10-11 23:10 | 只看该作者
括号内应该是“!rst”吧!
异步复位指的是无论时钟上升沿有没有到来,只要复位端下降沿到来就执行复位操作;
区别于同步复位,同步复位及时复位端下降沿到来,不立即执行,需要时钟上升沿到来才执行。
举个例子
异步复位
always @ (posegde clk or negedge rst)
if(!rst) A<=1'b0;
else C<=D;

同步复位
always @ (posegde clk)
if(!rst) A<=1'b0;
else C<=D;

也就是说,在代码中的表现是敏感列表的区别。
PS:我也是初学者,希望和楼主共同进步...

使用特权

评论回复
6
jieyong789|  楼主 | 2012-10-12 14:38 | 只看该作者
解释的非常好,谢谢啊

使用特权

评论回复
7
GoldSunMonkey| | 2012-10-12 22:03 | 只看该作者
:)其实我发问才是真正有作用的。
他告诉你说那是同步,那是异步,为什么不问问为什么这个是异步那个是同步。
同步的好处什么,异步的好处什么?

使用特权

评论回复
8
seaboy6| | 2012-10-13 18:05 | 只看该作者
7# GoldSunMonkey 果然是大神,求解释...

使用特权

评论回复
9
seaboy6| | 2012-10-13 18:05 | 只看该作者
7# GoldSunMonkey 果然是大神,求解释...

使用特权

评论回复
10
forgot| | 2012-10-14 11:13 | 只看该作者
他经不住夸的:lol 9# seaboy6

使用特权

评论回复
11
GoldSunMonkey| | 2012-10-14 20:49 | 只看该作者
他经不住夸的:lol  9# seaboy6
forgot 发表于 2012-10-14 11:13
我明天回答。我现在沾沾自喜中。

使用特权

评论回复
12
seaboy6| | 2012-10-15 13:22 | 只看该作者
10# forgot 斑竹都是大神,新人求罩~~

使用特权

评论回复
13
GoldSunMonkey| | 2012-10-15 21:47 | 只看该作者
10# forgot  斑竹都是大神,新人求罩~~
seaboy6 发表于 2012-10-15 13:22
它肯定罩你。哈哈

使用特权

评论回复
14
GoldSunMonkey| | 2012-10-15 21:51 | 只看该作者
:)其实我发问才是真正有作用的。
他告诉你说那是同步,那是异步,为什么不问问为什么这个是异步那个是同步。
同步的好处什么,异步的好处什么? ...
GoldSunMonkey 发表于 2012-10-12 22:03
同步,和异步的解释:
同步复位:顾名思义,同步复位就是指复位信号只有在时钟上升沿到来时,才能有效。

异步复位:它是指无论时钟沿是否到来,只要复位信号有效,就对系统进行复位。
1、总的来说,同步复位的优点大概有3条:
    a、有利于仿真器的仿真。
    b、可以使所设计的系统成为100%的同步时序电路,这便大大有利于时序分析,而且综合出来的fmax一般较高。
    c、因为他只有在时钟有效电平到来时才有效,所以可以滤除高于时钟频率的毛刺。

   
   他的缺点也有不少,主要有以下几条:
    a、复位信号的有效时长必须大于时钟周期,才能真正被系统识别并完成复位任务。同时还要考虑,诸如:clk skew,组合逻辑路径延时,复位延时等因素。
    b、由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口,所以,倘若采用同步复位的话,综合器就会在寄存器的数据输入端口插入组合逻辑,这样就会耗费较多的逻辑资源。

  
    2、对于异步复位来说,他的优点也有三条,都是相对应的:
    a、大多数目标器件库的dff都有异步复位端口,因此采用异步复位可以节省资源。
    b、设计相对简单。
    c、异步复位信号识别方便,而且可以很方便的使用FPGA的全局复位端口GSR。
    缺点:

    a、在复位信号释放(release)的时候容易出现问题。具体就是说:倘若复位释放时恰恰在时钟有效沿附近,就很容易使寄存器输出出现亚稳态,从而导致亚稳态。
    b、复位信号容易受到毛刺的影响。

使用特权

评论回复
评分
参与人数 2威望 +2 收起 理由
xlhtracy + 1 精品文章
seaboy6 + 1 威逼的~~
15
seaboy6| | 2012-10-19 21:26 | 只看该作者
14# GoldSunMonkey 受教,多谢!

使用特权

评论回复
16
GoldSunMonkey| | 2012-10-19 22:42 | 只看该作者
;加分呢?;P

使用特权

评论回复
17
GoldSunMonkey| | 2012-10-21 21:25 | 只看该作者
14# GoldSunMonkey  受教,多谢!
seaboy6 发表于 2012-10-19 21:26
我恨你。哈哈

使用特权

评论回复
18
GoldSunMonkey| | 2012-10-21 21:25 | 只看该作者
;P

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

7

帖子

0

粉丝