本帖最后由 drm17 于 2012-10-13 15:03 编辑
1）如何通过仿真来解决布局问题
比如：
如何知道晶振对附近的器件有影响？
如何知道电源IC对附近的其他逻辑IC参数影响（存储器）？
如何知道2个器件布局容易产生串扰？
如何知道一个信号穿过电源IC到外部连接器，电源会对该信号产生什么样的影响？
通过看PI以及SI知识加上allegro仿真能不能解决这些问题？
2）仿真和真实效果差距到底有多大？什么情况下需要仿真。
比如一般的SDRAM需要仿真吗？DDR2/3布局是否需要仿真吗？
3）理论知识所占的比重，实际经验从何而来？
难道必须自己要做过很多高速板，失败了很多次才能有经验？
4）如果不接触射频的话，PCB最关键的是什么？
因为每次PCB评审的时候，大家提的都是关于工艺，覆铜，以及一些基本的规则是否达到要求等，而对于走线，布局似乎很难提出问题，总觉得有“这样也行”的感觉？
最近在看allegro SI 的仿真，知道能对器件进行反射，串扰，EMI的仿真（PI未看），但是我还是有很多疑问，也许是对allegro 仿真还不大懂的原因。举2个布局的例子。
上图中1为电源IC，2为nandflash，3为FPGA，4为norflash
这样布局电源IC会对nandflash干扰吗？allegro仿真能看出来吗？有相关的资料可以学习的吗？太多的疑问了，在网下下资料，太多太乱，没有思路了，所以发贴来问问大家，先谢了
|
楼主
标题置顶
标题高亮
