21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 请问差分时钟输入时序约束怎么做的？
返回列表 发新帖我要提问

[modelsim] 请问差分时钟输入时序约束怎么做的？

[复制链接]
3643|2
 楼主| flykite 发表于 2012-10-17 14:16 | 显示全部楼层 |阅读模式
时序, 时钟, 信号, 时钟信号
我用的时钟输入时差分的形式，像clk_p,clk_n,请教下如何对这个差分时钟信号做时序约束？
回复

收藏 举报

相关帖子
GoldSunMonkey 发表于 2012-10-17 21:14 | 显示全部楼层
和普通的一样，也可以过了IBUFG以后再做也可以。
回复

收藏 举报

kkzz 发表于 2012-10-19 13:06 | 显示全部楼层
猴哥，给详解一下呗~
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

flykite

0

主题

2

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部