数据采集卡的采样率是如何控制的呢？

发表于 2012-10-17 18:45

见过几块国内的采集卡，采样率是可调的，10M，50M 100M 几个档次，这个采样率可调是如何做到的？仔细观察了下，这些采集卡的AD的时钟源都是FPGA给出的，我的猜测是由PLL给出,但是对于Alteral 的PLL，是调用的IP核, 生成后，就固定了，想不出可调的办法。。。。

发表于 2012-10-17 21:17

动态配置，应该可以。altera没做过。

发表于 2012-10-18 10:50

应该是fpga发一个方波，触发ad

发表于 2012-10-18 11:21

如果改变频率？ 3# gxs64

发表于 2012-10-18 13:47

fpga能发方波，那频率、占空比都可改，很简单。

发表于 2012-10-18 21:44

5# gxs64

发表于 2012-10-18 21:49

时钟频率应该可以动态重配

发表于 2012-10-18 21:49

如何时钟是50MHZ，不经过PLL 了，那么产生出的时钟效果如何？如何 5# gxs64

登录 · 发表于 2012-10-19 09:48

做一个pwm模块，频率、占空比可通过data控制

发表于 2012-10-19 16:59

通过计数器进行分频就做到了。

发表于 2012-10-19 20:16

本帖最后由 mr.king 于 2012-10-19 20:18 编辑

我自己做采集处理这个问题是用100M采集，50M就是隔一个写到RAM，10M就是每10个写一个到RAM。我做过200M采样--1M采样的东西

发表于 2012-10-20 14:01

我自己做采集处理这个问题是用100M采集，50M就是隔一个写到RAM，10M就是每10个写一个到RAM。我做过200M采样--1M采样的东西
mr.king 发表于 2012-10-19 20:16

你的意思信号不变，采样速率变化？

发表于 2012-10-21 19:56

嗯，你说的是比较高端的FPGA吧，我就是一块CYCLONE2的,是不能动态配置了。 2# GoldSunMonkey

发表于 2012-10-21 20:15

本帖最后由 GoldSunMonkey 于 2012-10-21 21:21 编辑

您说的有道理，两个时钟周期采一个点就是了,但是这样有个问题采样率下降只能成倍的下降,50M 可以变成25M，但是搞成30M就不可以了。 11# mr.king

发表于 2012-10-21 21:21

你不出10m 50M 100M么？

发表于 2012-10-22 08:20

呵呵，楼主这个可调，要明确是FPGA给AD的时钟在变化还是时钟不变只是AD的采样的数据率在变化，两者不同。
1，如果时钟在应该是时钟模块(xilinx的DCM，altera的PLL)动态配置更方便，更可行。
一般AD对时钟质量都是有要求的，时钟质量不好，将会影响AD的采样质量。
10M，20M，分分频可能还能行，在高呢？50M，100M试试，
2，时钟不变，AD的采样数据率在变化的，应该用了类11楼所说了。

发表于 2012-10-22 14:32

您说的有道理，两个时钟周期采一个点就是了,但是这样有个问题采样率下降只能成倍的下降,50M 可以变成25M，但是搞成30M就不可以了。 11# mr.king
cuianbin 发表于 2012-10-21 20:15

国内的那个卡出30M了么？他们要是没出，那你的方法跟他们一样，那也不用出。
国内的很多是低端的，准确的讲就是不求性能，只求功能，不过符合国内市场现状。

发表于 2012-10-22 15:16

国内的那个卡出30M了么？他们要是没出，那你的方法跟他们一样，那也不用出。
国内的很多是低端的，准确的讲就是不求性能，只求功能，不过符合国内市场现状。 ...
GavinZ 发表于 2012-10-22 14:32

不错，阁下很了解数据采集卡的市场,实验室目前有一块比较高端的数据采集卡，从德国买的，大约十万块钱左右，电路要复杂太多了。我只求做一块普通的。

发表于 2012-10-22 15:57

呵呵，楼主这个可调，要明确是FPGA给AD的时钟在变化还是时钟不变只是AD的采样的数据率在变化，两者不同。
1，如果时钟在应该是时钟模块(xilinx的DCM，altera的PLL)动态配置更方便，更可行。
一般AD对时钟质量都是有 ...
Backkom80 发表于 2012-10-22 08:20

感谢您的回答！学习了！
我用的EP2C8Q208CN，应该不支持动态PLL 配置，我就按照11楼所说，AD时钟频率不变隔点存储好了。

发表于 2012-10-22 17:09

感谢您的回答！学习了！
我用的EP2C8Q208CN，应该不支持动态PLL 配置，我就按照11楼所说，AD时钟频率不变隔点存储好了。
cuianbin 发表于 2012-10-22 15:57

还是和我说的一样。

数据采集卡的采样率是如何控制的呢？

相关帖子

本帖子中包含更多资源

浏览过的版块

欢快之小溪

技术奇才奖章

伴坛终老

社区建设奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

精英会员奖章

沉静之湖泊

技术导师奖章

突出贡献奖章

七世轮回

精华达人奖章

湍急之河流

无冕之王奖章

缘定三生