发新帖我要提问
返回列表
打印

Quaruts II 编译向量的数组报错

[复制链接]
6709|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
kun5979|  楼主 | 2012-10-19 15:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
向量, 编译, TE, verilo, verilog
就是这一句
input [5:0] data[3:0];

Error (10773): Verilog HDL error at bubbleup.v(4): declaring module ports or function arguments with unpacked array types requires SystemVerilog extensions

请问这样定义有什么问题吗，那数组应该怎样定义

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2012-10-20 14:08 | 只看该作者
这明显是SystemVerilog的语法啊。

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2012-10-22 17:07 | 只看该作者
:lol

使用特权

评论回复 赏
地板
as@yangjun| | 2013-2-22 15:26 | 只看该作者

使用特权

评论回复 赏
5楼
ifpga| | 2013-2-22 16:23 | 只看该作者
我在 lattice Diamonds 里用过，可以的，Quartus里没试过
还有，会不会是接口部分不能这样定义
可以，把接口定义成一维的
然后，将数组声明到模块中

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

kun5979

0

主题

16

帖子

0

粉丝