本帖最后由 Simon21ic 于 2012-10-25 02:21 编辑
需求：
FPGA实现对ATA1接口上的命令解析，然后把命令发送给ATA2接口，并且读取应答，把应答返回给ATA1接口
需要支持ATA-7，需要全部源代码，不需要文件接口以及缓冲，模式如下：
PIO 0,1,2,3,4,5,6
Multi-word DMA 0 2 3
Ultra DMA 0 1 2 3 4 5
请评估具体实现方法，以及可行性。
FPGA芯片可以使用开发人员最熟悉的，以后在量产方案中，再选择最优资源FPGA
开发硬件可以先使用开发板，ATA133的实际ATA clock为33.3MHz，直接使用开发板应该没问题。
另外，需要确实有过类似项目经验的。
有人联系过我说有现成方案的经验，但是说ATA133是133MHz的时钟，这样骗钱的就不要来了。
ATA133是133MByte/s，是33.3 * 16bit * 2 = 133MByte/s，*2是因为时钟的上升沿和下降沿都有传输。
|
楼主
