打印

c8051f120 晶振解惑!

[复制链接]
3773|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
210210|  楼主 | 2012-10-21 12:51 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
沙发
mohanwei| | 2012-10-21 13:18 | 只看该作者
好像不行……记得主时钟只能选一个

使用特权

评论回复
板凳
PZHengwf| | 2012-10-21 19:41 | 只看该作者
这个是不行的,根据数据手册,如下:

是没有外部振荡器的呀

使用特权

评论回复
地板
210210|  楼主 | 2012-10-21 22:41 | 只看该作者
寄存器 CLKSEL 中的CLKSL1-0 位选择用于产生系统时钟的振荡源。如果要选择外部振荡器作
为系统时钟,必须将 CLKSL1-0 设置为‘01’。当选择内部振荡器或 PLL 作为系统时钟时,外部振
荡器仍然可以给某些外设(例如定时器、PCA )提供时钟。系统时钟可以在内部振荡器和外部振荡
器或PLL 之间自由切换,只要所选择的振荡器被使能并稳定运行。内部振荡器的起动时间很短,因
此可以在同一个 OSCICN 写操作中使能和选择内部振荡器。外部晶体和陶瓷谐振器通常需要较长的
起动时间,应待其稳定后方可用作系统时钟。当外部振荡器稳定后,晶体有效标志(寄存器 OSCXCN
中的XTLVLD )被硬件置‘1’。在晶体方式,为了防止读到假 XTLVLD 标志,软件在使能外部振荡
器和检查 XTLVLD 之间至少应延时 1ms 。RC和C 方式通常不需要起动时间。PLL 也需要一定的时
间才能锁定到所期望的频率,一旦 PLL 锁定到正确的频率,PLL 锁定标志(寄存器 PLL0CN 中的
PLLLCK 位)被硬件置‘1’。

使用特权

评论回复
5
210210|  楼主 | 2012-10-21 22:42 | 只看该作者
求解?

使用特权

评论回复
6
taokan1991| | 2012-10-22 17:03 | 只看该作者
3# PZHengwf 那这了你怎么看

使用特权

评论回复
7
PZHengwf| | 2012-11-2 21:26 | 只看该作者
6# taokan1991

惭愧,没看这么细。看来,可以

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

20

帖子

0

粉丝