发新帖我要提问
返回列表
打印

FPGA Design Flow 学习笔记（2）

[复制链接]
1391|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
星星之火红|  楼主 | 2012-10-22 21:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Design, FPGA, 学习笔记, 时序, ST
因为是笔记了，所以概括的比较简要：
5 时序约束的效果

•使用全局时钟约束之前：逻辑是随机被布线的
•使用全局时钟约束之后With global timing constraints (OFFSET)：逻辑按照时序要求有序布线，可以实现更高的性能
6 创建时序约束的简要叙述
Step 1: 创建路径终点的组（group）

图1 同步元件

使用特权

评论回复 赏

相关下载

相关帖子
沙发
星星之火红|  楼主 | 2012-10-22 21:19 | 只看该作者
Step 2: 在组之间定义时序要求
7 周期约束Period Constraints
覆盖同步元件之间的路径：

使用最精确的时序信息

使用特权

评论回复 赏
板凳
星星之火红|  楼主 | 2012-10-22 21:19 | 只看该作者
计算过程要考虑倒时钟边沿

在全局约束的计算过程中自动考虑时钟的不确定性

Timing Analyzer: 考虑了数据路径的延时、时钟抖动与时钟的不确定性。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

星星之火红

101

主题

1782

帖子

22

粉丝