发新帖我要提问
返回列表
打印

FPGA Design Flow 学习笔记（3）

[复制链接]
1157|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
星星之火红|  楼主 | 2012-10-22 21:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Design, 学习笔记, FPGA, 元件, 引脚
偏移约束Offset Constraints
是从I/O管脚到与时钟信号相关的同步元件的约束（或者相反的方向）；包含了从输入引脚到同步元件与从同步元件到输出引脚的约束路径。图示如图1.


图1 偏移约束

使用特权

评论回复 赏

相关下载

相关帖子
沙发
星星之火红|  楼主 | 2012-10-22 21:20 | 只看该作者
时钟延迟的说明：方程考虑了时钟路径，时钟到达与时钟的不确定性
– OFFSET IN = T_data_In - T_clk_In
– OFFSET OUT = T_data_Out + T_clk_Out


图2 时钟延迟的说明

管脚到管脚约束Pad to Pad Constraints

使用特权

评论回复 赏
板凳
星星之火红|  楼主 | 2012-10-22 21:20 | 只看该作者
覆盖了纯粹的从开始到结束管脚的组合逻辑路径

图3 管脚到管脚约束

约束种类的举例说明：



图4 PADCtoOUT2的路径由管脚到管脚约束

使用特权

评论回复 赏
地板
星星之火红|  楼主 | 2012-10-22 21:20 | 只看该作者


图5 管脚到管脚约束
– OFFSET IN: PADA到FLOP，PADB 到RAM
– OFFSET OUT: LATCH到OUT1, LATCH到OUT2，RAM到OUT1

考虑下图，你会使用什么样的约束，使得系统运行在100MHz？

答案: PERIOD = 10 ns , OFFSET IN = 6 ns, and OFFSET OUT = 5 ns

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

星星之火红

101

主题

1782

帖子

22

粉丝