发新帖我要提问
返回列表
打印

FPGA Design Flow 学习笔记（5）

[复制链接]
835|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
星星之火红|  楼主 | 2012-10-22 21:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Design, 学习笔记, FPGA, 触发, 触发器
流水线Pipelining
在数据路径直接插入触发器可以增强性能：减少逻辑层数，从而允许更高的时钟频率
在触发器之间如果只有一个逻辑级别，则流水线无法提升性能。


流水线的延迟latency

使用特权

评论回复 赏

相关下载

相关帖子
沙发
星星之火红|  楼主 | 2012-10-22 21:22 | 只看该作者
• 在第一个输出结果可用之前，每一级流水线都会增加一个时钟周期的延迟，叫做“流水线添充”(filling the pipeline)
• 流水线被填充满之后，每个时钟周期都会有新的结果被输出

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

星星之火红

101

主题

1782

帖子

22

粉丝