打印

FPGA 约束?

[复制链接]
3417|20
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
fgbin|  楼主 | 2012-10-24 18:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
pihois| | 2012-10-24 18:42 | 只看该作者
没那么多标准吧,有一个就成

使用特权

评论回复
板凳
uiodh| | 2012-10-24 18:43 | 只看该作者
综合的约束都是RTL门级电路展开优化要求。对时间参数要求,系统也只是估计而已,跟实际很大的偏差。
布局布线,约束是最终结果。为了后端的静态时序验证,以及功耗计算都是非常有必要的。
也在不需要修改代码条件下,进行实际布局内容参数满足要求。
当布局布线会依赖于器件要求。

使用特权

评论回复
地板
lxAPP| | 2012-10-24 23:43 | 只看该作者
每个人有自己不同的作用。
每个人都是在不同的阶段。什么阶段用就有什么作用。

使用特权

评论回复
5
GoldSunMonkey| | 2012-10-24 23:49 | 只看该作者
每个人有自己不同的作用。
每个人都是在不同的阶段。什么阶段用就有什么作用。
lxAPP 发表于 2012-10-24 23:43

是的

使用特权

评论回复
6
Backkom80| | 2012-10-25 08:07 | 只看该作者
synplify 综合约束
ISE 综合约束和布局布线约束都有(综合约束需在综合属性中添加相应的约束文件,布局布线约束.ucf)

功能作用方面就如前面所说。

使用特权

评论回复
7
GoldSunMonkey| | 2012-10-25 17:06 | 只看该作者
synplify 综合约束
ISE 综合约束和布局布线约束都有(综合约束需在综合属性中添加相应的约束文件,布局布线约束.ucf)

功能作用方面就如前面所说。 ...
Backkom80 发表于 2012-10-25 08:07
这不是我说的么??

使用特权

评论回复
8
xiao6666| | 2012-10-25 17:48 | 只看该作者
;P

使用特权

评论回复
9
星星之火红| | 2012-10-26 22:42 | 只看该作者
:)

使用特权

评论回复
10
xuehua230| | 2012-10-26 22:44 | 只看该作者
:lol

使用特权

评论回复
11
GoldSunMonkey| | 2012-10-26 23:01 | 只看该作者
;P

使用特权

评论回复
12
星星之火红| | 2012-10-27 22:28 | 只看该作者
;P

使用特权

评论回复
13
xuehua230| | 2012-10-27 22:39 | 只看该作者
笑什么都?

使用特权

评论回复
14
GoldSunMonkey| | 2012-10-27 22:43 | 只看该作者
都笑问题被回答出来呗

使用特权

评论回复
15
robbins37| | 2012-10-31 11:14 | 只看该作者
挺好;P我也笑一下

使用特权

评论回复
16
sxtz531| | 2013-1-19 22:05 | 只看该作者
GoldSunMonkey 发表于 2012-10-25 17:06
这不是我说的么??

FPGA约束一般情况下是不是只用布局布线约束,用XST综合时,只是在ucf文件中写约束。如果用synpliy综合时,做了约束,那么这样在布局布线时,还需要做约束吗?

使用特权

评论回复
17
GoldSunMonkey| | 2013-1-19 22:52 | 只看该作者
sxtz531 发表于 2013-1-19 22:05
FPGA约束一般情况下是不是只用布局布线约束,用XST综合时,只是在ucf文件中写约束。如果用synpliy综合时 ...

需要啊

使用特权

评论回复
18
sxtz531| | 2013-1-19 23:00 | 只看该作者
GoldSunMonkey 发表于 2013-1-19 22:52
需要啊

谢谢版主

使用特权

评论回复
19
hawksabre| | 2013-1-21 20:27 | 只看该作者
呵呵  我也来笑一个   

使用特权

评论回复
20
visicom| | 2013-1-21 20:30 | 只看该作者
一般用ISE自带的XST,与工艺库结合时用synplify

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

20

帖子

0

粉丝