求助 STM32F105 USB Host问题

只看该作者 · 2012-10-25 10:48

我用STM32F105作读U盘，使用官网上下的stm32f105_107_usb_fw.zip包。

软件包使用的晶振是25M，我板上的晶振是8MHz。
我只是将#define HSE_VALUE ((uint32_t)25000000)修改成了#define HSE_VALUE ((uint32_t)8000000)

但在实际运行的时候都是在HOST_ENUM处出错。
每次都不成功。

各位大虾们有使用过的USBHOST的帮忙指点一下。谢谢！

只看该作者 · 2012-10-25 11:36

没有人帮忙，自己先顶一个。

只看该作者 · 2012-10-25 12:04

再顶一个。

-357 · 2012-12-16 15:34

楼主，问题解决了吗？我用stm32f207调试USB Host读写u盘时，也是枚举出错。

只看该作者 · 2012-12-24 09:04

当时是时钟设置不对。

只看该作者 · 2012-12-24 10:13

你是使用多少板本的USB library??

只看该作者 · 2015-11-23 16:24

库里面设置系统时钟为72MHz的函数仅支持外接25MHz晶振，如果是8MHz晶振，请这样修改：在system_stm32f10x.c中找到 static void SetSysClockTo72(void)函数，将其中的代码：
/* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
/* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */

RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
                           RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
                           RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);

/* Enable PLL2 */
RCC->CR |= RCC_CR_PLL2ON;
/* Wait till PLL2 is ready */
while((RCC->CR & RCC_CR_PLL2RDY) == 0)
{
}

/* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
                        RCC_CFGR_PLLMULL9);
改成：
/*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
/* PREDIV1 configuration: PREDIV1CLK = HSE = 8 MHz */
RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV1SRC_HSE | RCC_CFGR2_PREDIV1_DIV1);

/* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
                        RCC_CFGR_PLLMULL9);
即可！