REST 管脚状态对JTAG使用有影响吗？

发表于 2008-6-12 08:56

问题： rest管脚悬空或者是低电平的时候JTAG能用吗？ 背景： 按别人的原理图画了块板子，TMS320VC33和FPGA一起的，现在测试JTAG管脚的信号都正常，但进不了CCS环境，CCS软件没有问题，进开发板和别的板子可以。 仔细查了原理图，发现DSP的rest管脚，是接在FPGA的一个io脚上，这样连接是不是有问题？fpga不装或者此管脚为低电平的话DSP是否就不能进入jtag？

发表于 2008-6-12 16:28

问了一下合众达的技术支持，说没有影响，但他不是很确定，我查了能查到的所有手册，也没有明确的说明:(

REST 管脚状态对JTAG使用有影响吗？

相关帖子

据说没有

浏览过的版块