发新帖我要提问
返回列表
打印

FPGA中的有符号数的比较

[复制链接]
3407|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
robbins37|  楼主 | 2012-10-29 16:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, PGA, 二进制, AD
在FPGA中，有符号数怎么比较，什么是二进制补码，对于AD输出是有符号的数，怎么表示？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Backkom80| | 2012-10-29 16:31 | 只看该作者
1，补码，原码，反码这些概念，在大二，大三时的微机原理中有。
2，AD输出的数据格式是AD自己决定的，查AD的手册。
3，有符号的比较可以全部加上一个固定数全部转成正数，直接比较大小。

使用特权

评论回复 赏
板凳
dwananqinyan| | 2012-10-29 17:04 | 只看该作者
帖子发重了 卡了吧

使用特权

评论回复 赏
地板
lxky2011| | 2012-11-23 10:57 | 只看该作者
1.先判断符号位，0为正数，1为负数，两个都为正数直接比较，一正一负也可直接比较。
2.两数都为负数，先转为正数，再比较，转换方法，先取反，再加1，即可得到对应的正数，就可以比较了

使用特权

评论回复 赏
5楼
gygp| | 2012-11-26 09:21 | 只看该作者
在verilog中 你需要先声明 signed

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

robbins37

10

主题

160

帖子

2

粉丝