发新帖我要提问
返回列表
打印
[CPLD]

请问没有使用FPGA管脚的输出的是什么状态

[复制链接]
4033|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zy7598865|  楼主 | 2012-10-30 13:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 管脚, 上拉电阻, 电阻, 脉冲
板子A上有两片FPGA，板子B上有两片FPGA，
板子A上的FPGA1上有个管脚L1与FPGA2的W1相连，
板子B上的FPGA1上有个管脚L2与FPGA2的W2相连，
板子A上的FPGA1上有个管脚L1又与板子B上的FPGA1上有个管脚L2相连。但是现在板子A的FPGA1管脚L1产生一个脉冲，但是我在L2上看怎么一直是拉高的。。。。（W1，W2虽然接了线，但是没有使用的，都没接上拉电阻）


还想请问下FPGA没使用的管脚一般是什么状态呢

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Backkom80| | 2012-10-30 13:34 | 只看该作者
在Generate Programing File的属性在选，可以上拉，下拉，三态。

使用特权

评论回复 赏
板凳
zy7598865|  楼主 | 2012-10-30 18:26 | 只看该作者
2# Backkom80

噢，这样看来，默认的这些IOB端口都是下拉，那就是都是0了，3Q

使用特权

评论回复 赏
地板
星星之火红| | 2012-10-30 20:51 | 只看该作者
:)

使用特权

评论回复 赏
5楼
xuehua230| | 2012-10-30 21:06 | 只看该作者
记得猴哥有**啊。

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2012-10-30 21:59 | 只看该作者
https://bbs.21ic.com/icview-275872-1-1.html

使用特权

评论回复 赏
7楼
GoldSunMonkey| | 2012-10-30 21:59 | 只看该作者
供参考

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zy7598865

1

主题

167

帖子

1

粉丝