打印

求教关于状态机!!!

[复制链接]
1950|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
我现在用的是ISE13.1,我看教程,编写状态机时有个State CAD,可以绘制状态图然后直接生成verilog,我这个怎么找不到呢。

在工程添加文件时,怎么没有教程里的state Diagrm 这个选项


最后个我自己用verilog写了个状态机,请问综合后在ISE上能看到状态转移图吗,我只能看到RTL电路图。

1.png (9.2 KB )

我的添加文件

我的添加文件

相关帖子

沙发
GoldSunMonkey| | 2012-11-2 16:00 | 只看该作者
The State Diagram Editor (StateCAD) has been deprecated in ISE 11.1. Xilinx will no longer be
making bug fixes or enhancements to State Diagram Editor or
upgrading to support new operating systems. As such, the sc.exe delivered in ISE
10.1 is the final version.

Users who desire to use the State Diagram Editor may use it as a standalone
application from an ISE 10.1installation.
From the State Diagram Editor, the user may generate HDL and use it as a source
file in an ISE 11.1 (or any other version) project.

使用特权

评论回复
板凳
seavend0603|  楼主 | 2012-11-2 16:40 | 只看该作者
2# GoldSunMonkey

那我用.v文件写了个状态机 就没法综合看状态图了啊,是不是哦~~

使用特权

评论回复
地板
xiao6666| | 2012-11-4 20:13 | 只看该作者
猴哥。。。不错。

使用特权

评论回复
5
GoldSunMonkey| | 2012-11-4 20:37 | 只看该作者
2# GoldSunMonkey  

那我用.v文件写了个状态机 就没法综合看状态图了啊,是不是哦~~
seavend0603 发表于 2012-11-2 16:40
软件都没有了,肯定不能。

使用特权

评论回复
6
GoldSunMonkey| | 2012-11-4 20:38 | 只看该作者
如果没有其他问题,结帖给分。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

10

主题

187

帖子

1

粉丝