Actel FGPA技术专题讲座(2):基于Flash架构的ProASIC3

只看该作者 · 2012-11-4 19:37

[size=13.63636302947998px] 20世纪90年代中期，从ASIC芯片组中得到启发，并萌发出的一种将一个完整计算机系统在一颗硅片上实现的思想，实现单芯片实现整个系统的功能，即SOC(System on a Chip)，从此SOC的概念被越来越多的人认识，众多厂家纷而投入到高集成度、多功能的芯片研制中，Actel也秘密策划了一起令人惊叹的事件……
[size=13.63636302947998px]2005年Actel推出了全球首个模数混合的FPGA——Fusion，将模拟的外设与数字的FPGA内核进行了完美结合，在FPGA领域实现了前所未有的突破，并可在FPGA内部嵌入CortexM1、ARM7、8051等软核CPU，在一定程度上实现了SOC，Actel的Fusion可应用于电源管理、智能电池充电、时钟生成与管理、电机控制等领域，而先前这些只能用昂贵和耗费空间的分立元件或ASIC来实现，Fusion为其提供了低成本的解决方案，下面将介绍这款独具创意的模数混合的FPGA——Fusion。
1.1 Fusion的特点

[size=13.63636302947998px] Actel的Fusion系列是业界首个模数混合的FPGA，除了数字的FPGA内核以外，内部还集成了32通道的ADC、最多8Mbit的Flash、100MHz的时钟、可承受±12V的模拟IO、可产生1.5V的稳压器等等，单个芯片可以包含一个典型系统的大部分器件，一定程度上实现了单芯片的解决方案。

[size=13.63636302947998px] 图1 典型系统

只看该作者 · 2012-11-4 19:37

1.1.1 Flash架构FPGA的数字内核

[size=13.63636302947998px] Actel的Fusion源于ProASIC3发展而来，保留了ProASIC3所有的优点：单芯片、高安全性、高可靠性、低功耗、低成本等特点，这些特点以及ProASIC3的内部架构已经在《Actel基于Flash架构的FPGA专题技术讲座（1）》和《Actel基于Flash架构的FPGA专题技术讲座（2）》中介绍，在这不再重复。
1.1.2 堆栈式的架构

[size=13.63636302947998px] 正因为Fusion的独特性，Actel提出了堆栈式结构的设计思想，将基于Fusion 的设计划分为不同的层次，如图2所示，这个层次结构包含了从底层的抽象设计到高层的应用整个过程。最底层（第0层）是外设的IP层，包括模拟的IP以及软/硬数字IP；第1层不仅提供底层的IP与FPGA逻辑设计通信的总线接口，还将序列发生器集成在里面，以便对个别外设进行底层的配置和数据处理；第2层是应用程序的子块，它可以响应外设的信号和其他系统信号，来实现对外设的控制以及向上层响应；最高层（第3层）由多个第二层的应用子块构成以实现大型的应用设计。

[size=13.63636302947998px] 图2 Fusion堆栈式层次结构

[size=13.63636302947998px] Actel Fusion堆栈式的设计思想使我们对基于模数混合的FPGA的设计变得简单，使用户体验从最简单的设计到复杂系统构建的整个过程，有利于提高用户对FPGA设计的思想和能力。图3为基于Fusion的应用结构框架图，非常清楚的显示了基于Fusion FPGA实现的整个系统的框架。

[size=13.63636302947998px] 图3 Fusion应用结构框架

只看该作者 · 2012-11-4 20:11

后续呢？

1万 · 2012-11-4 20:38

感觉没完啊？

只看该作者 · 2012-11-5 12:55

[size=13.63636302947998px] 而图4为一般SRAM结构FPGA的逻辑单元，其内部结构都是固定的，无法灵活变动，内部由一个触发器和一个LUT组成，这就是所谓的粗颗粒结构的逻辑单元，他们最小的单元都至少由一个触发器和一个LUT组成，当设计中只用到LUT时，另一半触发器的资源就浪费了。
[size=13.63636302947998px]

                                    图 4 SRAM粗颗粒架构的逻辑单元
(4) 更优的布线资源
除了上述的两个资源外，FPGA很重要的一个组成部分就是布线资源，它直接影响一个设计的性能，足够多的全局网络可以让更多高扇出的信号以最短的延时、最小的抖动到达每个触发器，自然性能也将是最优的。ProASCI3具有七层金属层，其中四层用于布线，分别为：超快速的局部连线资源、有效的长线资源、高速的超长线资源和高性能全局时钟网络，类似于PCB的多层板，如图 5所示。每种布线资源长短不一，根据实际情况供用户选择。

                                        图 5 四层布线资源

只看该作者 · 2012-11-5 12:55

[size=13.63636302947998px]ProASIC3最多有18条全局网络：6条片上全局网络和12条象限全局网络。在一般的设计中这些全局网络已经足够用，全局网络可以走一些扇出特别大的信号，例如：时钟、复位等信号，而这些信号的路径往往对一个系统性能起了关键行性的作用。片上全局网络与每个逻辑单元相连，而象限全局网络与该象限内的逻辑单元相连，使得到达每个逻辑单元的时间最短，并且大致都相等。全局网络也可以分段利用，这样就会使得更多的信号上到全局网络，提高系统的性能。

[size=13.63636302947998px] 图 6 时钟网络资源
(5) ProASIC3的片内外设

[size=13.63636302947998px]开关、逻辑单元、布线资源可谓是FPGA的内核构成，现在FPGA的集成度越来越高，很多的外设都集成在FPGA内部，例如：PLL、RAM、ROM等，ProASIC3也不例外。

[size=13.63636302947998px]ProASIC3最多可以提供6个模拟的锁相环PLL，每个PLL位于CCC（时钟调整电路）中，其输入频率为1.5MHz~350MHz，输出频率为0.75MHz~350MHz，具有6个可编程的延时模块，3个相位选择和最多3个不同频率信号输出，如图 7所示。

图 7 时钟调整电路内部结构

[size=13.63636302947998px]ProASIC3内部最多具有504Kbit的SRAM，可以实现真正的双端口RAM（两个端口可以同时进行读写）和两个端口的RAM，同时这些RAM块带有FIFO控制器，可以实现先进先出队列的FIFO，RAM和FIFO速度可达350MHz。其内部结构如图 8所示。

[size=13.63636302947998px] 图 8 SRAM和FIFO内部结构

[size=13.63636302947998px]ProASIC3内部具有1Kbit的FlashROM可供用户使用，类似于普通的ROM操作，通过上位机软件将数据固化在FPGA内部的FROM，FPGA在运行的过程中只能进行读操作，可以用于存放密钥、序列号、版本号等信息。

[size=13.63636302947998px]ProASIC3还具有超强的加密功能，内部不仅具有128位FlashLock的加密，而且还有128位的AES加密，FlashLock主要对芯片进行加密，而AES是对编程文件进行加密，ProASIC3内部具有AES的解密引擎，用于对AES加密的文件进行解密。
2 、小结

[size=13.63636302947998px]本文主要介绍了Actel基于Flash架构的FPGA中最为基础的一个系列——ProASIC3，它是其它Flash架构FPGA的基础，例如：IGLOO、IGLOO+、Fusion等都是在ProASIC3基础上进行衍生，都具有ProASIC3的所有特点，并将某个功能进行了增强，同时也让我们了解了当前FPGA的功能和集成度日趋的完善，在不久的将来，SOC的梦想将在FPGA上实现。若有更多的需求可以与我们联系，并能时时关注下期的FPGA专题技术讲座。

1万 · 2012-11-5 22:32

Actel FGPA技术专题讲座(2):基于Flash架构的ProASIC3

相关下载

相关帖子

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章