ddr2求助

只看该作者 · 2012-11-6 15:00

小弟刚接手DDR2与SPARTAN3A的板子，现在用MIG3.6.1生成了DDR2的CORE，但是我在ISE中建立工程并将EXAMPLE/RTL中所有文件和PAR中.ucf导入工程中进行编译，在TRANSLATE时出现如下错误：ConstraintSystem:59 - Constraint <INST
"infrastructure_top0/cal_top0/tap_dly0" AREA_GROUP = cal_ctl;>
[F:/ddr2_sdram/ddr2_sdram/vhdl/vhdl_bl4/example_design/par/vhdl_bl4.ucf(277)]
: INST "infrastructure_top0/cal_top0/tap_dly0" not found. Please verify
that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.

该错误大量出现，小弟对UCF内的限制不熟悉，请问高手，这个问题是怎么回事？怎么解决？

只看该作者 · 2012-11-6 15:14

INST "infrastructure_top0/cal_top0/tap_dly0" 没有找到啊。
你看一下你的顶层代码里面调用的MIG跟例子是不是一样，包括例化名称。
如果不一样就会出这样的错误，找不到你要约束的信号。

一般来说例子里面的MIG就是顶层，而你使用的时候需要将MIG例化到你的顶层。
那么infrastructure_top0/cal_top0/tap_dly0 前面需要加上你例化的MIG名称。