SDRAM 的读写操作时序

只看该作者 · 2012-11-11 22:00

最近看了看SDRAM的信号及读写操作，还是有些问题没能搞清，想请教大家：

我从书中看到SDRAM在读操作时的需要一个CAS延迟时间，书中例子CAS延迟时间为3，即发出读命令后的第三个CLK周期才开始输出数据，而在写操作时，可以在发出写命令的同时写入数据。

请问对于读操作要比写操作多一个CAS延迟时间，是否是因为读操作时需要将内部存储用的电容进行一次刷新才能将数据输出，这个CAS延迟时间就是存储电容刷新的时间呢，刷新之后，再打开列选择开关，数据输出？
亦或是除了刷新外，还有其他操作

只看该作者 · 2012-11-12 08:04

你自己猜的原因有可能吧。
但告诉你一个更有可能的原因。因为SDRAM已经不像SRAM那样直接把内存单元的心掏出来给CPU看了。他和CPU间有比较复杂的时序逻辑电路，其中，里头会有锁存器。因此，数据从内存单元读出后，会要跨过锁存器才能到总线上，而一个周期只能跨一个锁存器，此外，地址线上的地址也一样，要经过一个周期，数据才能从总线上锁存下来。因此总的读取周期就需要几个周期。而写的操作就不一样了，因为地址线上的地址和数据线上数据可以在同一个时钟沿被锁存，因此给你的感觉是“可以在发出写命令的同时写入数据”，其实也并没有真正写入，真正写入也得几个周期。

以上的答复是从一般性时序逻辑电路的特点回答。同时提醒你，不要看书，要看手册，因为每个芯片的CAS都有可能不一样。

只看该作者 · 2012-11-12 09:29

2# Tinnal

多谢您的回答，还有一个时序问题想请您帮忙看看，在进行突发读或突发写后有一个预充电的操作，因为我了解到的预充电是在进行数据读取之前的准备，请问此处的预充电是否是用于随后的CAS延迟后突发读所进行的操作呢？
而在突发写时，是在写完数据后再进行预充电。

即在突发读时是在突发读操作->预充电->数据输出
突发写时是在突发写操作->数据写入->预充电

多谢多谢~

只看该作者 · 2012-11-12 17:27

2# Tinnal

后来我又想了一下，将这个CAS时间理解为数据的准备时间应该比较好理解，在发出读指令后，数据需要CAS的时间准备到总线上才能输出，而这期间有包括刷新，跨锁存器的操作，所以CAS时间为读出数据需要的准备时间。
在写操作时，则不需要这个准备时间，直接向数据总线写入数据，所以没有CAS的时间，按您的提示，在总线写入数据后，再另有周期进行了跨锁存器的写入操作。

只看该作者 · 2012-11-13 08:22

详细的过程，你可以找T叔要书。你也可以搜索一个论坛，他发过。

SDRAM 的读写操作时序

相关下载

相关帖子

涓涓之细流

精华达人奖章

湍急之河流

伴坛终老

技术奇才奖章