要求低ESR的LDO
国半确实有像LP2985和LP2989这样要求输出电容使用像表明贴装陶瓷电容一样具有超低ESR的电容。这种电容的ESR可以低到5-10mΩ。这样小的ESR会使典型的LDO稳压器引起振荡。（如图18）。
为了使LP2985在使用如此低的ESR时仍能够稳定工作，国半已经在芯片内部通过放置钽输出电容来补偿了零点。这样做是为了将可稳定的ESR的上限范围下降。未在内部添加零点的典型LDO的可稳定的ESR的范围一般为100mΩ到5Ω（只适合使用钽电容并不适合使用陶瓷电容）。LP2985的稳定范围是3Ω到500mΩ因此它可以使用陶瓷电容。 要弄清稳定范围上限下降的原因请参考图15。正如以上所提到的，此零点被集成在LDO的内部。因此外部电容产生的零点必须处在足够高的频率，这样就不能使带宽很宽。否则，高频极点会产生很大的相移从而导致振荡。 使用场效益管（FET）的LDO的优点 LDO稳压器可以使用P-FET作为导通管（如图19）。
为了明白使用P-FET LDO的好处，必须先注意到在PNP LDO（如图2）中要驱动PNP功率管就需要基极电流。基极电流由地脚流出并反馈回输入电压的负端。因此，这些基极驱动电流并未用来驱动负载。它在LDO稳压器中耗损的功耗由下式计算：
PWR（BaseDrive）＝Vin×Ibase
需要驱动PNP管的基极电流等于负载电流除以β值（PNP管的增益）。在一些PNP LDO稳压器中该β值一般为15-20（与负载电流相关）。由此基极驱动电流产生的功耗可不是我们期望的（尤其是在电池供电应用中）。使用P-FET可以解决这个问题，因为它的栅极驱动电流很小。 P-FET LDO另一个好处是通过调整FET的导通阻抗可以将稳压器的跌落电压作的很小。对于集成的稳压器而言，在单位面积上制造的FET的导通阻抗会比PNP三极管的导通阻抗低。这就可以在更小封装下产生更大的电流。---The end |
楼主
标题置顶
标题高亮
