发新帖我要提问
返回列表
打印

quartus中原理图连线和实例化的差别

[复制链接]
2547|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gongxiaosong|  楼主 | 2012-11-13 19:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Quartus, UART, 原理图, verilog, verilo
我觉得在quartus中用bdf文件将模块连线起来很直观，但是看到一些别人做的东西里面是直接将verilog模块进行实例化，直接在verilog里面进行模块连接，这两者各有什么优缺点呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2012-11-13 21:39 | 只看该作者
你的方法：直观，直接
用Verilog的：可读性差一点，但是不用图形界面的工程师使用。

使用特权

评论回复 赏
板凳
gongxiaosong|  楼主 | 2012-11-14 18:04 | 只看该作者
嗯嗯，这样子啊...

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gongxiaosong

0

主题

8

帖子

0

粉丝