静态时序分析（STA,Static Timing Analysis）基础与应用3

发表于 2012-11-13 21:10

8. 假设前级Flip-Flop的讯号由1变0，计算第2条Path终点的AT。

图二十九

发表于 2012-11-13 21:10

9. 计算第2条Path终点的RT

图三十
10. 假设前级Flip-Flop的讯号由0变1，计算第2条Path终点的Slack。Slack为负，因此Timing不满足。

图三十一

发表于 2012-11-13 21:11

11. 假设前级Flip-Flop的讯号由1变0，计算第2条Path终点的Slack。Slack为负，因此Timing不满足。

综合10和11，第2条Path的Timing不满足，其Slack为-3。

图三十二
12. 假设前级Flip-Flop的讯号由0变1，计算第3条Path终点的AT。

图三十三

发表于 2012-11-13 21:11

13. 假设前级Flip-Flop的讯号由1变0，计算第3条Path终点的AT。

图三十四
14. 计算第3条Path终点的RT。

图三十五

发表于 2012-11-13 21:11

15. 假设前级Flip-Flop的讯号由0变1，计算第3条Path终点的Slack。Slack为负，因此Timing不满足。

图三十六
16. 假设前级Flip-Flop的讯号由1变0，计算第3条Path终点的Slack。Slack为负，因此Timing不满足。

综合15和16，第3条Path Timing不符合规格，其Slack为-4。

图三十七
综合上述分析结果，此电路的时序不符合规格，其Critical Path是Path3，Slack为-4。

发表于 2012-11-13 21:12

真不错

发表于 2012-11-13 21:36

不错啊。

发表于 2012-11-14 18:34

:)大家应该好好学习这个哦

发表于 2012-11-14 18:50

:)大家应该好好学习这个哦
星星之火红发表于 2012-11-14 18:34

希望你多给弄好**啊。

发表于 2012-11-15 20:41

真棒～

发表于 2012-11-15 21:01

:lol

发表于 2012-11-24 20:48

发表于 2012-11-26 20:20

顶，顶，顶......
Backkom80 发表于 2012-11-26 07:57

谢谢支持啊。

发表于 2012-12-4 10:06

再次顶贴呀

发表于 2012-12-4 22:21

bd7qwmcu 发表于 2012-12-4 10:06
再次顶贴呀

谢谢啊。

发表于 2012-12-9 11:22

新手学习一下，虽然没看懂，哈哈哈

发表于 2012-12-9 15:14

发表于 2012-12-24 14:27

非常有用的东西，正在纠结这东西怎么弄，及时雨啊！