请教大侠spartan-6 ISERDES2的phase detector原理

只看该作者 · 2012-11-15 22:23

最近有个项目需要使用源同步接口接收高速差分数据 spartan6 FPGA ，有一个XAPP1064讲了如何通过IDELAY2调整输入的数据的延迟，让数据中心对齐到时钟采样沿，如下：

然后又看了一下UG381的Phase Detector Overview一节，看了一天多，完全不明白Phase Detector 的原理，哪位大侠能否详细的说明一下这个东东的原理

1万 · 2012-11-16 22:07

这个我也不太懂。光知道然，不知道所以然

只看该作者 · 2012-11-16 23:51

2# GoldSunMonkey 猴哥知道然也可以讲一下啥俺可是什么都没有看懂

1万 · 2012-11-17 23:48

2# GoldSunMonkey 猴哥知道然也可以讲一下啥俺可是什么都没有看懂
wahahaabc 发表于 2012-11-16 23:51

我就知道他是干什么的，工作原理的不懂

只看该作者 · 2012-11-19 12:45

这个确实不好懂！我看了一段时间，也是云里雾里，网上的很多手册、包括网站，讲的都不是很详细，后来问过fae，有人讲这是xilinx专利，不能透漏太多
sp6的idelay和v6、7系列差别很大，如果有条件的话，建议不要用sp6器件。
大致来讲sp6的serdes里面有个环形振荡器，可能会根据这个时钟等，xilinx本身做了一些逻辑，自动对齐到时钟中间。如果只使用的话，把它当成一个黑匣子。但他对输入数据有要求，好像必须多长时间有个变化的沿，总之不好用

只看该作者 · 2012-11-19 23:15

6# 钻研的鱼
多谢鱼哥，也谢谢猴哥

只看该作者 · 2012-11-19 23:17

看来还是VIRTEX系列的架构好呀最近公司准备上7系列了继续学习

1万 · 2012-11-20 00:24

看来还是VIRTEX系列的架构好呀最近公司准备上7系列了继续学习
wahahaabc 发表于 2012-11-19 23:17

什么公司？

只看该作者 · 2012-11-20 08:35

7系列的所有架构是统一的，a7、K7、V7结构类似，价格差异很大，选择余地很广。我们已经准备使用K7系列的，性价比很高

1万 · 2012-11-20 17:25

7系列的所有架构是统一的，a7、K7、V7结构类似，价格差异很大，选择余地很广。我们已经准备使用K7系列的，性价比很高
钻研的鱼发表于 2012-11-20 08:35

我就喜欢鱼哥。

只看该作者 · 2012-11-23 11:01

Phase Detector是一个状态机，我记得应该可以看到源码，你自己去看看
不过源码应该是用例化模块写成的，全部是FF和LUT之类的东西，不是很好懂
Phase Detector的原理和V5上面的XAPP860和XAPP855相近，这部分可以下载到源码
其实原理很简单，就是用两个IODELAY和两个ISERDES，一个IODELAY保持不动，另外一个前后移动去寻找信号采样区间，寻找到了以后，把新的值赋给第一个，然后继续重复这个过程

1万 · 2012-11-23 20:53

Phase Detector是一个状态机，我记得应该可以看到源码，你自己去看看
不过源码应该是用例化模块写成的，全部是FF和LUT之类的东西，不是很好懂
Phase Detector的原理和V5上面的XAPP860和XAPP855相近，这部分可以下载 ...
dan_xb 发表于 2012-11-23 11:01

学习了。谢谢啦。

请教大侠spartan-6 ISERDES2的phase detector原理

相关下载

相关帖子

社区建设奖章

湍急之河流

常驻人口

技术奇才奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

欢快之小溪

以坛为家