查了一天的资料，然后跟导师讨论了一下，最后的决定是换ADC芯片。此ADC为5vCMOS电平，FPGA可为3.3vTTL/CMOS（当然，FPGA的电平是多种可选的）
原因：
1. 电平转换可以做到从3.3v向5v的转换，选择具有TTL 兼容输入端的器件：HCT、AHCT、ACT、ABT 和FCT 系列器件可用于3.3V 至5V 上升转换。但是该解决方案会消耗过多的系统功耗，在功耗是重点考虑事项的应用领域中，应避免使用此种方案。
2.本例中转换的电平为时钟电平，即使能够完成转换，可问题是转换完成后的信号基本不会是较理想的方波，产生延时不说，还会破坏信号的上升沿、占空比等等，如果再加入后续的对波形进行调理的电路，那就更麻烦啦（时钟可是器件的脉搏哪，不可乱来，不可凑合）。
以上是个人理解，如有不妥，请批评指正，大家共同讨论，共同进步。
|
楼主
