1）从工艺来看，目前高端 DSP 芯片集成的核/PE 单元数量可达几百个以上，工艺节点已经前进到 45 nm甚至更低，时钟频率则达到了 1 GHz以上，而功耗最高可达到几十瓦，基本上与当前半导体加工工艺的进步同步发展。
2）在相同的处理能力下，片上多核结构的 DSP功耗一般较高，这是由于其核比较复杂，数据交换机制比较复杂等原因造成的 除去TILE系列等核较复杂的阵列结构 DSP 与 CELL这类时钟频率非常高面向通用计算领域的处理器以外，可重构阵列结构与流体系结构DSP的时钟频率和功耗一般都不高。
3）目前高性能 DSP 的峰值运算速度可达千亿次甚至万亿次以上，以性能 / 功耗比来衡量，则以阵列结构和流体系结构 DSP 要高一些，这也指明了高端 DSP设计的未来趋势。
4）综合来看，面向特定领域应用的数字信号处理中，可重构阵列结构 DSP 由于可充分发掘应用中的大规模并行性，具有最高的峰值性能，性能 / 功耗比非常高，且不存在流体系结构在重用已有代码方面的缺陷，具有更好的发展潜力。
5）未来 DSP 的开发与应用由于受到 存储墙 通信墙 的限制，集成核 /PE 单元的数量不会无限度提高，重点是软件和体系结构方面的创新，克服各种 墙 的限制，通过软件辅助，最大限度开发应用中的并行性以提高系统的平均性能 软件将在未来的高性能 DSP开发和应用中起到决定作用。 |
楼主
标题置顶
标题高亮
