求助DDR2 时序仿真问题

只看该作者 · 2012-11-21 09:26

编译环境：ISE 13.2
IP核：MIG 3.8
仿真环境：ISIM
使用的仿真文件是IP核生成的example top文件夹的测试文件，不做任何改动
功能仿真是正确的，时序仿真的时候DQS信号少了第一个周期，不知道怎么回事。IP核不至于有问题吧，不知道是哪个地方设置错了，高手帮忙看看，谢谢

只看该作者 · 2012-11-21 09:36

mcb3_dram_udqs少了一个内存周期，mcb3_dram_udqs的第一个上升沿应采到mcb3_dram_dq的0100的中心点位置

只看该作者 · 2012-11-21 15:43

本帖最后由 weiwenty 于 2012-11-21 15:44 编辑

这是自己写的测试程序，也出现一样的问题

只看该作者 · 2012-11-21 16:16

1# weiwenty

楼主，你怎么进行的时序仿真啊？我怎么不能时序仿真啊

只看该作者 · 2012-11-21 20:40

帮忙了。

只看该作者 · 2012-11-26 10:00

仿真选项选“post_rout” 4# shiyinjita

只看该作者 · 2012-11-27 21:23

6# weiwenty 但是我点击了 post-rote后，出现的是空白的啊，着是为什么呢？你遇到了没呢

只看该作者 · 2012-11-28 15:52

只要testbench文件在就行了，但testbench要设成simulation属性，才不会消失了，就是你在添加文件到工程时所弹出的对话框，对话框中文件右边的下拉条可设置文件属性，默认是ALL。其他文件消失不用管，直接编译运行完成后就会产生一个网表文件。 7# shiyinjita

只看该作者 · 2012-11-28 18:18

:handshake楼上貌似很厉害