74574边沿问题

登录 · 发表于 2012-11-23 09:22

自己在做一个STC的51兼容单片机的小仪器，调试过程中发现数据总线上老是有很斜的边沿，通过一点点排查简化，最后得到一个最简单的失效模型，就是单片机最小系统带上一片74HC574，对OE脚加上脉冲，与单片机相连的数据输出口上就有斜边沿产生。

照片里CH1是574的15脚波形，探头衰减X10，已接公共地，CH2是574的1脚波形，实验电路是搭在面包板上的，毛刺有点多。

根据以前学的微机原理和数字电路的知识，这个是不能解释的，后来我把574的位置换了一片74HC573，LE接地，得到的同样的结果，这说明我肯定有一个基础假设给忽略了。哪位大侠能帮帮我？

发表于 2012-11-26 08:37

1# litong_874

对了,忘了贴测试代码了.

ORG 0000H
JMP MAIN
ORG 0040H
MAIN:
MOV P1,#0FFH
LOOP:
CLR P2.4
SETB P2.4
JMP LOOP
END

发表于 2012-11-26 09:41

"与单片机相连的数据输出口上就有斜边沿产生。"
这不是 574 引起的, 而是 51 准双向 IO 口特性引起的.
详细要弄明白的话, 可以看看 51 的 IO 口内部那两个弱上拉的特性介绍.

发表于 2012-11-26 10:51

上拉一排电阻试试

登录 · 发表于 2012-11-26 15:55

谢谢Airwill和zhangliming420朋友的回答！

看了看手册，的确有极弱上拉和弱上拉还有强上拉之分，从波形上看，使能关闭后第一个CLK里应该就是极弱上拉在起作用，第二个CLK像是强上拉。

再做了试验，加了4.7K和10K的上拉电阻，结果波形的确有改变。
这是4.7K上拉。

这是10K上拉。
[localimg=180,135]2[/localimg]
看波形都能大致在1个CLK以内恢复总线高电平。对于51单片机来说是斜边沿似乎是“正常的”，手册建议是加几个空操作再进行总线读写，不知道加外置上拉的做法是不是普遍呢？

登录 · 发表于 2012-11-26 15:59

谢谢Airwill和zhangliming420朋友的回答！

看了看手册，的确有极弱上拉和弱上拉还有强上拉之分，从波形上看，使能关闭后第一个CLK里应该就是极弱上拉在起作用，第二个CLK像是强上拉。

再做了试验，加了4.7K和10K的上拉电阻，结果波形的确有改变。
这是4.7K上拉。

这是10K上拉。

看波形都能大致在1个CLK以内恢复总线高电平。对于51单片机来说是斜边沿似乎是“正常的”，手册建议是加几个空操作再进行总线读写，不知道加外置上拉的做法是不是普遍呢？

74574边沿问题

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

技术新星奖章

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

技术高手奖章

伴坛终老

甘甜之泉水

社区建设奖章