本帖最后由 SuperX-man 于 2012-11-27 09:53 编辑
| 主题：在Zynq™-7000 All Programmable SoC上用C代码实现协处理加速器 | 日期：2012年11月30日
时间：北京时间上午10:00-12:00 | ![]() |
| 尊敬的工程师朋友： | 中电网和赛灵思将于2012年11月30日举办主题为“在Zynq™-7000 All Programmable SoC上用C代码实现协处理加速器”网上研讨会。欢迎所有对此技术感兴趣的各界人士参加。
|
| |
| 概述 | 参加此次网上研讨会，您将学习到如何应用Vivado™HLS在Zynq™-7000 All Programmable SoC上实现协处理加速器，加速您的C算法实现。我们将通过一个“Step by Step”的实例，向您展示系统架构设计师、嵌入式软件开发人员是如何在硬件中定制及优化他们的算法实现。
随着全新Vivado™设计套件的发布， Vivado HLS（Vivado High-Level Synthesis，Vivado高层次综合工具）成为加速设计实现的利器。它可以将C、C++以及System C直接在All Programmable FPGA、SoC以及3D IC中实现，而无需手动创建RTL。这种新的工具为系统和设计架构师们提供了一个更快更稳健地提供更高质量设计的方法。Vivado HLS同时支持ISE®以及Vivado设计环境。
Zynq™-7000 All Programmable SoC在嵌入式系统设计领域代表了一个全新的模式：一个围绕高性能ARM Coretex-A9 MPCore应用处理器的处理系统与可编程逻辑的紧密集成， 实现了最终产品的差异化，并因而提升了市场成功率。通过使用可编程逻辑内置的加速器规避CPU计算密集型任务， 设计者可以从系统的总体性能上满足其关键的系统需求，并增强系统的实时反应速度。与此同时，单芯片解决方案及更小的产品尺寸降低了系统的总功耗。可编程逻辑的并行处理特性是实现数字信号处理算法的理想之选，因此也是在Zynq-7000器件上为应用级处理器构建加速器的最佳方案。使用Vivado HLS将C、C++或SystemC语言编写的算法转换为硬件加速器模块，将会大幅提升这些算法的实现效率和速度。
此次研讨会您将了解：
- 如何使用Vivado HLS加速C算法实现
- “Step by Step”实例教您如何在硬件中定制算法实现
| 奖品设置： | ![]() | 参加研讨会并填写会中调查问卷的网友将有机会获得由赛灵思公司提供的无线鼠标一个，共10个。 |
在线座谈详情，请点击: http://seminar.**/121130/
|
|
楼主
标题置顶
标题高亮
