发新帖我要提问
返回列表
打印

Xilinx VHDL 时序问题怎么解决

[复制链接]
1820|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
pihois|  楼主 | 2012-11-30 20:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, XILINX, 时序, RAM, 状态机
做了一个状态机与一个RAM相连，状态机发3个地址给RAM，通过一个端口先后读进3个数，然后通过3个端口输出。

问题来了，这3个数的值总是一样的或者顺序是乱的。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
pihois|  楼主 | 2012-11-30 20:15 | 只看该作者
要不要连个寄存器呢？求高人指点。

使用特权

评论回复 赏
板凳
gaochy1126| | 2012-12-1 21:13 | 只看该作者
使用fifo 先进先出更不错！

使用特权

评论回复 赏
地板
GoldSunMonkey| | 2012-12-1 21:50 | 只看该作者
是不是些RAM就写错了呢？

使用特权

评论回复 赏
5楼
明月小厨| | 2012-12-2 02:43 | 只看该作者
RAM的工作正常吗?片选和读信号+地址;片选不用动(一直为低),有效即可;地址和读信号(低电平有效)加载到RAM后;要有等待时间,等信号稳定了再把数据锁存进你的芯片;
你用画原理图的方式也可以操作的;写代码可以更好些;多看看时序图,51单片机里有这方面的详细示意图;RAM芯片的数据手册里也应该有;
还有就是你的初始状态要对;有必要在操作前发复位信号;端口都是固定的输入或输出,信号流向也是单向的,应该不困难吧.

使用特权

评论回复 赏
6楼
明月小厨| | 2012-12-2 02:49 | 只看该作者
片选信号一直拉低,读信号一直拉低,只改变地址即可,改变后需要一个延时再锁存端口的数据;

使用特权

评论回复 赏
7楼
GoldSunMonkey| | 2012-12-2 19:59 | 只看该作者
有回音么？

使用特权

评论回复 赏
8楼
Backkom80| | 2012-12-3 08:20 | 只看该作者
:)

使用特权

评论回复 赏
9楼
hawksabre| | 2012-12-4 17:42 | 只看该作者
这个问题我的水平解决不了   帮楼主顶一个  呵呵  希望有高人能够帮助解答   哦呵呵

使用特权

评论回复 赏
10楼
GoldSunMonkey| | 2012-12-4 22:15 | 只看该作者
怎么没有后话了呢？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

pihois

10

主题

108

帖子

1

粉丝