超级好教材--赛灵思ISE13.1设计流程详解

1万 · 2012-12-5 22:13

1852-3385-ise131designflow.rar (2.5 MB)

2012-12-5 22:13 上传
点击文件名下载附件

本教程为北京化工大学何宾教授亲自编写的培训教程，这个教程结合大量的图表对赛灵思ISE13.1工具的使用进行了讲解，ISE® 13设计套件是赛灵思最新推出的工具，主要针对Spartan®-6、Virtex®-6和7系列FPGA以及行业领先的容量高达200万个逻辑单元的Virtex-7 2000T器件的开发，ISE13设计套件引入了加速验证、支持 IP-XACT的即插即用 IP以及全新的Team Design Flow，让多名工程师利用时序可重复功能同时开展工作，从而缩短设计周期。

ISE 13设计套件采用了新的硬件协同仿真功能和AMBA®4 AXI4（高级扩展接口）总线函数仿真模型，可以直接提高设计验证团队的生产力。利用由开发板、套件和赛灵思ISE仿真器构成的赛灵思阵容强大的产品组合，设计团队现在可以将仿真运行时间从之前的数小时缩短到几分钟。通过实时仿真，验证工程师可以测试已实施的设计模块，同时把其它开发中的模块留在仿真器中，从而将整体验证速度提升至原来的100倍（相比原始本地仿真）。新的可选AXI4总线函数模型也可以添加到验证测试平台，进一步加快验证速度，验证客户提供的IP的互联逻辑，提高整体生产力。

ISE 13设计套件还采用了全新Team Design方法(参见利用Team Design提高生产力)，让各组开发人员可以同时工作，解决多名工程师合作开展一个项目时所面临的挑战。

通过加快设计重用，ISE 13设计套件现在可以提供新的符合赛灵思即插即用计划（参见AXI4互连为即插即用IP 铺平道路）的开放标准，简化使用赛灵思和第三方IP进行的开发工作，缩短设计创建时间。该版本新增了AXI互连配置选项，可以利用稀疏连接模式的AXI4互连将互连硅芯片面积减少50%。高性能的AXI4系统可以将客户的互联和内存接口系统带宽提升20%。现在，用户可以针对自己的性能或空间面积轻松定制系统，以实现最佳系统拓扑。

另外，赛灵思还为其联盟成员提供了新的基于IP-XACT的IP Packager，让联盟成员能打包他们自己的IP，以便在CORE Generator IP库之外轻松访问IP。IP-XACT可以为赛灵思及其联盟计划成员的IP带来一致的用户体验。在ISE 13设计套件中，目前已经有50个赛灵思IP内核支持IP-XACT，未来一年之内，所有赛灵思IP内核将全部支持IP-XACT。未来版本将对客户开放这一功能，以便他们轻松复用其IP。

ISE 13设计套件中新增的嵌入式系统设计处理支持，通过新的高可信MicroBlaze处理器提供。在需要冗余和故障检测的系统里， MicroBlaze处理器可以提供内存保护，让冗余MicroBlaze处理器同步作业，以满足高可信和可靠性要求。通过在一个易于使用的集成式IP模块中提供处理器和比较器逻辑，设计人员可以安全地将软内核MicroBlaze处理器设计到各种安全应用中，例如经常需要错误检查的ATM自动柜员机中。