本帖最后由 catiya 于 2012-12-7 11:23 编辑
目前我所知的办法只能是将总线或变量添加为引脚输出,因为好像quartus自带的仿真器只能看到具体input和output的值,而中间变量或者总线的值是仿真不出来的。但这样带来一个问题就是如果想观察所
有的变量值,往往出现编译时口线不够的情况,且书写也必将麻烦。各位有什么高端的办法吗?
比如如下两个模块,前一个模块的输出值是后一个的输入。第一步我想观察第一个模块的st0等这些变量输出是否正常;第二步我想手动添加st0作为第二个模块的输入,看第二个模块是否正常,这有个办
法是将这些值都添加为lpm_constant,但也比较麻烦。
|